期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于 DSP builder 与 FPGA 的数字脉冲处理算法研究
1
作者
李玉英
梁昊
+1 位作者
曾雅丹
刘汉超
《核电子学与探测技术》
CAS
CSCD
北大核心
2014年第2期148-151,共4页
研究了基于DSP builder与FPGA的数字脉冲处理算法,设计了一种基于数字脉冲处理技术的数字实时时间谱仪。谱仪数字恒比定时(dCFD)算法部分最终全部在FPGA中实现,简化了电路。并组建了一套测量22Na放射源的数字化正电子符合谱仪,对其进行...
研究了基于DSP builder与FPGA的数字脉冲处理算法,设计了一种基于数字脉冲处理技术的数字实时时间谱仪。谱仪数字恒比定时(dCFD)算法部分最终全部在FPGA中实现,简化了电路。并组建了一套测量22Na放射源的数字化正电子符合谱仪,对其进行测量得到该系统能量分辨达到3.90%,时间分辨达到157.6 ps,高于传统TDC测得的时间分辨率。
展开更多
关键词
数字
恒
比定时
(
dcfd
)
dsp
BUILDER
现场可编程门阵列
数字
脉冲处理(DPP)
在线阅读
下载PDF
职称材料
基于FPGA＋DSP的核信号数字时间谱仪设计
2
作者
孙剑
谢树欣
梁昊
《核电子学与探测技术》
CAS
CSCD
北大核心
2012年第1期41-45,共5页
针对核电子学中核脉冲信号的高速实时数字化处理,设计了基于FPGA+DSP的两通道核信号数字时间谱仪。该实验平台基于数字恒比定时(dCFD)原理,采用高速运放和ADC进行模拟信号成型采样,数字信号送入FPGA完成波形判选、数据缓冲、FIR滤波和...
针对核电子学中核脉冲信号的高速实时数字化处理,设计了基于FPGA+DSP的两通道核信号数字时间谱仪。该实验平台基于数字恒比定时(dCFD)原理,采用高速运放和ADC进行模拟信号成型采样,数字信号送入FPGA完成波形判选、数据缓冲、FIR滤波和基线恢复,利用DSP实时信号重构和函数定时,通过USB2.0接口与上位机通信。该系统的主要特点是具有模数电路的高度集成、数字信号的实时运算,接近模拟定时的精度。
展开更多
关键词
数字
恒
比定时
高速ADC采样
FPGA控制
dsp
实时信号处理
USB通信
在线阅读
下载PDF
职称材料
题名
基于 DSP builder 与 FPGA 的数字脉冲处理算法研究
1
作者
李玉英
梁昊
曾雅丹
刘汉超
机构
核探测与核电子学国家重点实验室高能所、中科大、中国科学技术大学
物理电子学安徽省重点实验室、中国科学技术大学近代物理系
出处
《核电子学与探测技术》
CAS
CSCD
北大核心
2014年第2期148-151,共4页
基金
国家自然科学基金资助项目(10975132)
文摘
研究了基于DSP builder与FPGA的数字脉冲处理算法,设计了一种基于数字脉冲处理技术的数字实时时间谱仪。谱仪数字恒比定时(dCFD)算法部分最终全部在FPGA中实现,简化了电路。并组建了一套测量22Na放射源的数字化正电子符合谱仪,对其进行测量得到该系统能量分辨达到3.90%,时间分辨达到157.6 ps,高于传统TDC测得的时间分辨率。
关键词
数字
恒
比定时
(
dcfd
)
dsp
BUILDER
现场可编程门阵列
数字
脉冲处理(DPP)
Keywords
digital constant fraction discrimination
dsp
builder
FPGA
digital pulse processing
分类号
TL82 [核科学技术—核技术及应用]
在线阅读
下载PDF
职称材料
题名
基于FPGA＋DSP的核信号数字时间谱仪设计
2
作者
孙剑
谢树欣
梁昊
机构
核探测与核电子学国家重点实验室
出处
《核电子学与探测技术》
CAS
CSCD
北大核心
2012年第1期41-45,共5页
基金
国家自然科学基金资助项目(10975132)
文摘
针对核电子学中核脉冲信号的高速实时数字化处理,设计了基于FPGA+DSP的两通道核信号数字时间谱仪。该实验平台基于数字恒比定时(dCFD)原理,采用高速运放和ADC进行模拟信号成型采样,数字信号送入FPGA完成波形判选、数据缓冲、FIR滤波和基线恢复,利用DSP实时信号重构和函数定时,通过USB2.0接口与上位机通信。该系统的主要特点是具有模数电路的高度集成、数字信号的实时运算,接近模拟定时的精度。
关键词
数字
恒
比定时
高速ADC采样
FPGA控制
dsp
实时信号处理
USB通信
Keywords
High-speed ADC
FPGA＋
dsp
on-line analysis
USB
dcfd
分类号
TL82 [核科学技术—核技术及应用]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于 DSP builder 与 FPGA 的数字脉冲处理算法研究
李玉英
梁昊
曾雅丹
刘汉超
《核电子学与探测技术》
CAS
CSCD
北大核心
2014
0
在线阅读
下载PDF
职称材料
2
基于FPGA＋DSP的核信号数字时间谱仪设计
孙剑
谢树欣
梁昊
《核电子学与探测技术》
CAS
CSCD
北大核心
2012
0
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
