期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
基于 DSP builder 与 FPGA 的数字脉冲处理算法研究
1
作者 李玉英 梁昊 +1 位作者 曾雅丹 刘汉超 《核电子学与探测技术》 CAS CSCD 北大核心 2014年第2期148-151,共4页
研究了基于DSP builder与FPGA的数字脉冲处理算法,设计了一种基于数字脉冲处理技术的数字实时时间谱仪。谱仪数字恒比定时(dCFD)算法部分最终全部在FPGA中实现,简化了电路。并组建了一套测量22Na放射源的数字化正电子符合谱仪,对其进行... 研究了基于DSP builder与FPGA的数字脉冲处理算法,设计了一种基于数字脉冲处理技术的数字实时时间谱仪。谱仪数字恒比定时(dCFD)算法部分最终全部在FPGA中实现,简化了电路。并组建了一套测量22Na放射源的数字化正电子符合谱仪,对其进行测量得到该系统能量分辨达到3.90%,时间分辨达到157.6 ps,高于传统TDC测得的时间分辨率。 展开更多
关键词 数字比定时(dcfd)dsp BUILDER 现场可编程门阵列 数字脉冲处理(DPP)
在线阅读 下载PDF
基于FPGA+DSP的核信号数字时间谱仪设计
2
作者 孙剑 谢树欣 梁昊 《核电子学与探测技术》 CAS CSCD 北大核心 2012年第1期41-45,共5页
针对核电子学中核脉冲信号的高速实时数字化处理,设计了基于FPGA+DSP的两通道核信号数字时间谱仪。该实验平台基于数字恒比定时(dCFD)原理,采用高速运放和ADC进行模拟信号成型采样,数字信号送入FPGA完成波形判选、数据缓冲、FIR滤波和... 针对核电子学中核脉冲信号的高速实时数字化处理,设计了基于FPGA+DSP的两通道核信号数字时间谱仪。该实验平台基于数字恒比定时(dCFD)原理,采用高速运放和ADC进行模拟信号成型采样,数字信号送入FPGA完成波形判选、数据缓冲、FIR滤波和基线恢复,利用DSP实时信号重构和函数定时,通过USB2.0接口与上位机通信。该系统的主要特点是具有模数电路的高度集成、数字信号的实时运算,接近模拟定时的精度。 展开更多
关键词 数字比定时 高速ADC采样 FPGA控制 dsp实时信号处理 USB通信
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部