检索结果-维普期刊中文期刊服务平台

一种高性能、低功耗乘法器的设计被引量：8: 1; 作者郑伟姚庆栋 +2 位作者张明刘鹏李东晓《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2004年第5期534-538,共5页; 基于标准单元方法设计并实现支持单指令流多数据流(SIMD)计算的16bit×8bit乘法器.分析乘法运算时延的分布,采用Wallace树形结构实现Booth乘法器,最终进位传递计算采用从左到右免除进位(LRCF)算法,使最高位(MSB)部分的进位传递计算... 展开更多; 关键词乘法器数字信号处理器芯片改进booth算法 WALLACE树从左到右免除进位(LRCF)算法; 在线阅读下载PDF 职称材料

一种FFT蝶形处理器中的乘法器实现被引量：3: 2; 作者李彦正《现代电子技术》 2007年第22期135-137,共3页; 讨论了一种FFT结构中乘法器实现。该结构采用基于流水线结构和快速并行乘法器的蝶形处理器。乘法器采用改进的Booth算法,简化了部分积符号扩展,使用改进的Wallace树型和4-2压缩器对部分积归约。以8点复点FFT为实例设计相应的控制电路。... 展开更多; 关键词快速傅里叶变换乘法器改进booth算法改进的Wallace TREE; 在线阅读下载PDF 职称材料

一种64位浮点乘加器的设计与实现被引量：3: 3; 作者靳战鹏白永强沈绪榜《计算机工程与应用》 CSCD 北大核心 2006年第18期95-98,共4页; 乘加操作是许多科学与工程应用中的基本操作,特别是在图形加速器和DSP等应用领域,浮点乘加器有着广泛的应用。论文针对PowerPC603e微处理器系统,基于SMIC0.25μm1P5MCMOS工艺,采用正向全定制的电路及版图设计方法,设计实现了一个综合使... 展开更多; 关键词改进booth2算法浮点乘加器 WALLACE树全定制; 在线阅读下载PDF 职称材料

基于标准单元库扩展的快速乘法器设计被引量：5: 4; 作者曾宪恺郑丹丹 +2 位作者严晓浪吕冬明葛海通《计算机应用研究》 CSCD 北大核心 2012年第5期1778-1780,1814,共4页; 设计并实现17×17 bit带符号数字乘法器。为了提高乘法器的性能,采用改进的Booth编码算法、Wal-lace树型结构以及基于标准单元库扩展的设计方法。该方法使用逻辑功效模型分析乘法器的关键路径,通过构造驱动能力更为完备的单元以实... 展开更多; 关键词乘法器标准单元库扩展改进的booth编码算法 WALLACE树逻辑功效; 在线阅读下载PDF 职称材料

题名一种高性能、低功耗乘法器的设计被引量：8: 1; 作者郑伟姚庆栋张明刘鹏李东晓; 机构浙江大学信息与电子工程学系; 出处《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2004年第5期534-538,共5页; 基金国家"863"高技术发展计划资助项目(2002AA1Z1140).; 文摘基于标准单元方法设计并实现支持单指令流多数据流(SIMD)计算的16bit×8bit乘法器.分析乘法运算时延的分布,采用Wallace树形结构实现Booth乘法器,最终进位传递计算采用从左到右免除进位(LRCF)算法,使最高位(MSB)部分的进位传递计算与部分积相加运算的并行重叠进行,以提高乘法运算的并行度,降低硬件复杂度和功耗.在0.18μm工艺标准单元库的支持下,使用电子设计辅助(EDA)工具,版图实现了该乘法器.利用版图得到的线负载模型信息对门级网表进行分析,在工作电压为1.62V,125℃时,该乘法器速度为2.80ns,功耗为0.089mW/MHz.; 关键词乘法器数字信号处理器芯片改进booth算法 WALLACE树从左到右免除进位(LRCF)算法; Keywords Computer circuits Digital signal processing Logic circuits; 分类号 TN47 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名一种FFT蝶形处理器中的乘法器实现被引量：3: 2; 作者李彦正; 机构上海交通大学; 出处《现代电子技术》 2007年第22期135-137,共3页; 文摘讨论了一种FFT结构中乘法器实现。该结构采用基于流水线结构和快速并行乘法器的蝶形处理器。乘法器采用改进的Booth算法,简化了部分积符号扩展,使用改进的Wallace树型和4-2压缩器对部分积归约。以8点复点FFT为实例设计相应的控制电路。使用VHDL语言完成设计,并综合到FPGA中。; 关键词快速傅里叶变换乘法器改进booth算法改进的Wallace TREE; Keywords FFT multiplier improved booth arithmetic improved Wallace tree; 分类号 TP342.22 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名一种64位浮点乘加器的设计与实现被引量：3: 3; 作者靳战鹏白永强沈绪榜; 机构西北工业大学计算机学院; 出处《计算机工程与应用》 CSCD 北大核心 2006年第18期95-98,共4页; 基金西北工业大学"研究生创业种子基金"资助项目(编号:Z20040050); 文摘乘加操作是许多科学与工程应用中的基本操作,特别是在图形加速器和DSP等应用领域,浮点乘加器有着广泛的应用。论文针对PowerPC603e微处理器系统,基于SMIC0.25μm1P5MCMOS工艺,采用正向全定制的电路及版图设计方法,设计实现了一个综合使用改进Booth算法、平衡的4-2压缩器构成的Wallace树形结构、先行进位加法器的支持IEEE-754标准的64bit浮点乘加器。; 关键词改进booth2算法浮点乘加器 WALLACE树全定制; Keywords improved booth algorithm, multiply-add, Wallace tree ,full-custom design; 分类号 TP312 [自动化与计算机技术—计算机软件与理论]; 在线阅读下载PDF 职称材料

题名基于标准单元库扩展的快速乘法器设计被引量：5: 4; 作者曾宪恺郑丹丹严晓浪吕冬明葛海通; 机构浙江大学超大规模集成电路设计研究所; 出处《计算机应用研究》 CSCD 北大核心 2012年第5期1778-1780,1814,共4页; 基金国家科技重大专项基金资助项目(2009ZX01030-001-002); 文摘设计并实现17×17 bit带符号数字乘法器。为了提高乘法器的性能,采用改进的Booth编码算法、Wal-lace树型结构以及基于标准单元库扩展的设计方法。该方法使用逻辑功效模型分析乘法器的关键路径,通过构造驱动能力更为完备的单元以实现关键路径中每一级门功效相等,从而得到最短路径延时。将TSMC 90 nm标准单元库扩展得到扩展单元库,使用两个单元库版图分别实现数字乘法器,基于扩展单元库实现的乘法器速度提升10.87%。实验结果表明,基于标准单元库扩展的半定制设计方法可以有效提升电路的性能,这种方法尤其适用于电路负载过大的情况。; 关键词乘法器标准单元库扩展改进的booth编码算法 WALLACE树逻辑功效; Keywords multiplier standard cell library extension modified booth＇s recoding algorithm Wallace tree logical effort; 分类号 TN47 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料