期刊文献+
共找到9篇文章
< 1 >
每页显示 20 50 100
一种对称Farrow结构分数时延滤波器设计方法
1
作者 贾可新 陈阳 《雷达科学与技术》 北大核心 2025年第4期417-423,432,共8页
为了通过控制滤波器频率响应逼近精度,尽可能降低实现结构的复杂度,获得滤波器系数的全局最优解,提出了一种基于二阶锥规划的对称Farrow结构分数时延滤波器设计方法。这种方法根据FIR滤波器的线性相位特性,构建加权最小二乘拟合目标函... 为了通过控制滤波器频率响应逼近精度,尽可能降低实现结构的复杂度,获得滤波器系数的全局最优解,提出了一种基于二阶锥规划的对称Farrow结构分数时延滤波器设计方法。这种方法根据FIR滤波器的线性相位特性,构建加权最小二乘拟合目标函数和频率响应误差约束条件,并将约束转化为线性不等式约束,可将对称Farrow结构分数时延滤波器设计转化为一个凸优化求解问题。该问题可利用二阶锥规划方法进行求解,获得满足幅频和相频误差约束的全局最优滤波器系数。通过在仿真实验中对比分析所提方法与其他4种方法,验证了所提方法的有效性。 展开更多
关键词 分数滤波器 对称farrow结构 二阶锥规划 加权最小二乘 频率响应
在线阅读 下载PDF
基于稀疏约束的低复杂度可变分数时延滤波器
2
作者 王静雯 周文静 +1 位作者 沈明威 韩国栋 《数据采集与处理》 CSCD 北大核心 2024年第2期481-489,共9页
针对基于Farrow结构的可变分数时延(Variable fractional delay,VFD)滤波器需求解大量子滤波器系数这一关键问题,本文将稀疏约束理论引入滤波器的权系数优化中,研究具有稀疏系数的Farrow结构滤波器。在极大极小(Minimax)准则下,通过添... 针对基于Farrow结构的可变分数时延(Variable fractional delay,VFD)滤波器需求解大量子滤波器系数这一关键问题,本文将稀疏约束理论引入滤波器的权系数优化中,研究具有稀疏系数的Farrow结构滤波器。在极大极小(Minimax)准则下,通过添加L1正则化约束项改进权系数优化模型,在系数(反)对称性基础上进一步增加系数的稀疏度。然后,采用交替方向乘子法(Alternating direction method of multipliers,ADMM)进行权系数迭代求解。仿真实验表明,本文提出的基于稀疏约束的VFD滤波器在保证高延迟精度的同时,乘法器和加法器分别减少了47.69%和58.60%,极大地降低了系统运算量以及复杂度。 展开更多
关键词 稀疏约束 可变分数滤波器 极大极小 交替方向乘子法 farrow结构
在线阅读 下载PDF
一种Farrow结构数字延时滤波器的设计 被引量:9
3
作者 王伟 《电讯技术》 北大核心 2018年第5期601-606,共6页
普通数字延时滤波器虽然结构简单,但系数计算过程复杂,在延时参数快速变化时,系数更新速度无法满足实时性要求,在工程应用上受限制。采用Farrow结构数字延时滤波器能够更加灵活高效地进行分数延时滤波,延时参数改变时,无需重新计算滤波... 普通数字延时滤波器虽然结构简单,但系数计算过程复杂,在延时参数快速变化时,系数更新速度无法满足实时性要求,在工程应用上受限制。采用Farrow结构数字延时滤波器能够更加灵活高效地进行分数延时滤波,延时参数改变时,无需重新计算滤波器系数,更容易在现场可编程门阵列(FPGA)上实现。介绍了一种Farrow结构数字延时滤波器,提出采用基于对称结构的滤波器系数求解方法,并经过加权优化,获得最终Farrow滤波器的系数。系数计算过程中,通过对设计所得Farrow滤波器延时精度和误差的分析,调整加权因子的取值和滤波器阶数,进而提高延时精度。计算机仿真结果证明了加权对称系数求解Farrow滤波器系数方法的有效性和实用性。 展开更多
关键词 数字滤波器 分数 farrow结构 校正精度
在线阅读 下载PDF
基于Farrow结构的多径信道小数时延模拟方法 被引量:2
4
作者 胡雪南 姜雪松 +2 位作者 程远杰 刘景鑫 李添 《电子测量与仪器学报》 CSCD 北大核心 2024年第8期237-244,共8页
在信道模拟的过程中,为了更加逼近真实的通信场景,信道模拟器需要达到非常高的多径时延精确度,这对信道模拟器的仿真能力提出了更高的要求。信道模型的处理和加载任务通常在数字基带内实现,其时钟分辨率是有限的,需要借助Farrow结构小... 在信道模拟的过程中,为了更加逼近真实的通信场景,信道模拟器需要达到非常高的多径时延精确度,这对信道模拟器的仿真能力提出了更高的要求。信道模型的处理和加载任务通常在数字基带内实现,其时钟分辨率是有限的,需要借助Farrow结构小数滤波器来实现更高时延精度。为实现超高精度的时延模拟,根据信道模拟算法的特点,采取DSP与分布式乘法混用的方式对Farrow结构小数滤波器进行了优化设计。设计方案在创远信科的信道模拟器Pathrrot-X80上执行了验证和测试。结果表明,改进的Farrow滤波器的结构设计大幅度降低了FPGA计算资源的消耗,使得小数延时算法能够在高时延精度和低资源开销之间达到平衡;多径时延精度在低频段的测试结果与理论推算基本吻合,满足信道模拟所期望的0.1 ns的要求;时延精度在高频段与理论推算出入较大,为了达到更好的性能或更小的信号失真,可以考虑提升滤波器阶数,或寻找更优的系数计算算法。 展开更多
关键词 信道模拟器 小数 farrow滤波器 FPGA
在线阅读 下载PDF
Hermite分数时延滤波器在声纳信号源仿真逆波束形成中的应用 被引量:7
5
作者 王乐宁 喻敏 +1 位作者 姚直象 张晓亮 《兵工学报》 EI CAS CSCD 北大核心 2019年第7期1460-1467,共8页
针对传统分数时延滤波器的幅频特性与群时延特性在信号高频段性能恶化的现象,提出了基于Hermite插值多项式的时延滤波器来逼近理想非整数延时滤波器的系统函数。搭建Farrow型结构,以解决阵列声纳信号源仿真中信号高频部分衰减失真过大... 针对传统分数时延滤波器的幅频特性与群时延特性在信号高频段性能恶化的现象,提出了基于Hermite插值多项式的时延滤波器来逼近理想非整数延时滤波器的系统函数。搭建Farrow型结构,以解决阵列声纳信号源仿真中信号高频部分衰减失真过大、可变延时等问题。仿真和试验结果表明:Hermite分数时延滤波器的频率响应特性优于同阶传统分数时延滤波器,在整个归一化频带内的均方误差仅为8.18%;在信号波束形成中,Hermite分数时延滤波器高频段衰减较小,使其波束图具有较小的副瓣电平;时延仿真信号与试验实测信号的均方误差保持在0.97%左右,验证了Hermite分数时延滤波器的有效性。 展开更多
关键词 分数滤波器 HERMITE插值多项式 波束形成 farrow型设计
在线阅读 下载PDF
基于加权最小二乘法的分数延时滤波器设计 被引量:4
6
作者 林文涛 贾玉博 +2 位作者 张紫文 胡忞 易朋兴 《仪表技术与传感器》 CSCD 北大核心 2023年第1期44-47,共4页
相较于传统的可变分数延时滤波器无法满足延时的实时变化,Farrow结构延时滤波器因其独特的结构可以灵活地调整时延且不需重新设计滤波器系数。以加权最小二乘法作为分数延时滤波器系数配置的基本方法,通过建立离散加权平方误差函数对滤... 相较于传统的可变分数延时滤波器无法满足延时的实时变化,Farrow结构延时滤波器因其独特的结构可以灵活地调整时延且不需重新设计滤波器系数。以加权最小二乘法作为分数延时滤波器系数配置的基本方法,通过建立离散加权平方误差函数对滤波器系数的配置进行理论推导。并设计一种最小化幅度响应最大绝对误差的迭代判断条件来确定权重函数,用以更新滤波器系数来实现滤波器性能的优化。 展开更多
关键词 分数FIR滤波器 farrow结构 加权最小二乘法
在线阅读 下载PDF
一种宽带DAC芯片中小数延时电路设计与实现 被引量:1
7
作者 吴俊杰 张理振 刘海涛 《现代雷达》 CSCD 北大核心 2021年第2期89-95,共7页
小数延时电路是高速数模转换器(DAC)中的关键电路,采用小数延迟电路能够实现高速系统链路中不同通道间延时的匹配。文中首先分析了基于Farrow结构的拉格朗日插值滤波器,其次对小数延时滤波器算法进行了原型的仿真验证,然后,采用Verilog... 小数延时电路是高速数模转换器(DAC)中的关键电路,采用小数延迟电路能够实现高速系统链路中不同通道间延时的匹配。文中首先分析了基于Farrow结构的拉格朗日插值滤波器,其次对小数延时滤波器算法进行了原型的仿真验证,然后,采用Verilog硬件描述语言对延迟电路进行了实现并完成逻辑仿真验证,最后在55nmCMOS工艺完成了版图实现,并通过后仿真完成了芯片流片。测试结果表明在2.5 GHz外部时钟频率下,在奈奎斯特带宽内能够实现1/200采样周期精度的小数延迟性能。 展开更多
关键词 小数 滤波器 farrow结构
在线阅读 下载PDF
基于国产ADC芯片的TIADC系统时间误差自适应校准算法 被引量:15
8
作者 崔文涛 李杰 +1 位作者 张德彪 薛璐瑶 《仪器仪表学报》 EI CAS CSCD 北大核心 2021年第11期132-139,共8页
武器及其测试系统的高精度与国产化是我们国家现在不得不面对的严峻问题,当数据采集系统的采样率达到GSPS量级时,目前的国产ADC芯片很难达到,因此在不降低采样精度的前提下,提出多片ADC进行阵列化采样的方法提高系统的采样率。针对TIAD... 武器及其测试系统的高精度与国产化是我们国家现在不得不面对的严峻问题,当数据采集系统的采样率达到GSPS量级时,目前的国产ADC芯片很难达到,因此在不降低采样精度的前提下,提出多片ADC进行阵列化采样的方法提高系统的采样率。针对TIADC系统存在的通道失配问题,提出了基于一阶统计量的自适应误差估计算法与改进Farrow时延滤波器的校正方法,并对4通道TIADC系统的时间误差估计提出新的估计策略。仿真与实验结果表明,该算法能够对时间失配误差进行精确估计,同时能够有效地抑制杂散分量,相比校正前的数据,无杂散动态范围提高20 dB,对解决高速高精度数据采集装备国产化问题具有重要的现实意义。 展开更多
关键词 国产ADC芯片 间交替采样 自适应校准 估计策略 拉格朗日插值 改进的farrow延时滤波器
在线阅读 下载PDF
TIADC系统误差自适应估计及补偿方法 被引量:7
9
作者 白旭 韦雪洁 +1 位作者 胡辉 王永云 《电子测量与仪器学报》 CSCD 北大核心 2017年第12期1953-1959,共7页
时间交替并行采样模数转换器结构(TIADC)是提高系统采样率的一种有效方法。TIADC结构的实现过程中不可避免的会引入时间失配误差、增益误差和偏置误差从而导致系统的信噪比降低。针对上述问题,提出一种基于可变步长最小均方算法(VSS-LMS... 时间交替并行采样模数转换器结构(TIADC)是提高系统采样率的一种有效方法。TIADC结构的实现过程中不可避免的会引入时间失配误差、增益误差和偏置误差从而导致系统的信噪比降低。针对上述问题,提出一种基于可变步长最小均方算法(VSS-LMS)的TIADC失配误差自适应估计方法。该方法可以同时完成对时间失配误差和偏置误差的估计,并根据估计得到的失配误差参数对失配误差进行校正。仿真结果表明,该自适应估计方法每通道仅需要不超过128个采样点即可以完成对失配误差的估计。最后在实际的时间交替并行采样系统中验证了该算法的有效性,该算法可以使得校准后的并行采样系统的信噪比提高20 dB。仿真与实验结果表明,所提出的算法可以有效提高TIADC系统的性能。 展开更多
关键词 并行交替采样 失配误差 自适应估计 farrow结构分数滤波器
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部