期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
两级相干累加伪码捕获算法的FPGA实现
被引量：
3
1
作者
邓强
《电讯技术》
北大核心
2013年第8期1044-1048,共5页
针对现场可编程门阵列(FPGA)实现的伪码捕获算法中存在逻辑资源消耗大、频率估计精度差、判决门限计算复杂等问题,首先提出利用直接II型匹配滤波器结构实现第一级相关运算,做到逻辑资源与计算时间之间的平衡;然后提出利用线性调频Z变换(...
针对现场可编程门阵列(FPGA)实现的伪码捕获算法中存在逻辑资源消耗大、频率估计精度差、判决门限计算复杂等问题,首先提出利用直接II型匹配滤波器结构实现第一级相关运算,做到逻辑资源与计算时间之间的平衡;然后提出利用线性调频Z变换(CZT)代替离散傅里叶变换(DFT)实现第二级相干累加,提高了频率估计精度并减小了频谱泄露;最后通过对判决量进行统计分析,给出了判决门限的自适应设置方法,并验证了其有效性。
展开更多
关键词
直接序列扩频
伪码
捕获
相干累加
捕获门限
自适应估计
在线阅读
下载PDF
职称材料
题名
两级相干累加伪码捕获算法的FPGA实现
被引量：
3
1
作者
邓强
机构
中国西南电子技术研究所
出处
《电讯技术》
北大核心
2013年第8期1044-1048,共5页
文摘
针对现场可编程门阵列(FPGA)实现的伪码捕获算法中存在逻辑资源消耗大、频率估计精度差、判决门限计算复杂等问题,首先提出利用直接II型匹配滤波器结构实现第一级相关运算,做到逻辑资源与计算时间之间的平衡;然后提出利用线性调频Z变换(CZT)代替离散傅里叶变换(DFT)实现第二级相干累加,提高了频率估计精度并减小了频谱泄露;最后通过对判决量进行统计分析,给出了判决门限的自适应设置方法,并验证了其有效性。
关键词
直接序列扩频
伪码
捕获
相干累加
捕获门限
自适应估计
Keywords
DSSS
PN code acquisition
coherent accumulation
acquisition threshold
adaptive estimation
分类号
TN914.42 [电子电信—通信与信息系统]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
两级相干累加伪码捕获算法的FPGA实现
邓强
《电讯技术》
北大核心
2013
3
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
