期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
面向按序执行处理器的预执行指导的数据预取方法
被引量：
1
1
作者
党向磊
王箫音
+3 位作者
佟冬
陆俊林
程旭
王克义
《电子学报》
EI
CAS
CSCD
北大核心
2012年第11期2145-2151,共7页
为提高按序执行处理器的访存性能,本文提出一种预执行指导的数据预取方法(PEDP).PEDP利用跨距预取器对规则的访存模式进行预取,并在发生L2 Cache失效后通过预执行后续指令对不规则的访存模式进行精确的预取,从而结合两者的优势提高预取...
为提高按序执行处理器的访存性能,本文提出一种预执行指导的数据预取方法(PEDP).PEDP利用跨距预取器对规则的访存模式进行预取,并在发生L2 Cache失效后通过预执行后续指令对不规则的访存模式进行精确的预取,从而结合两者的优势提高预取覆盖率.同时,PEDP利用预执行过程中提前捕获的真实访存信息指导跨距预取器的预取过程.在预执行的指导下,跨距预取器可以对预执行能够产生的符合跨距访存模式的地址更早地发起预取请求,从而改善预取及时性.此外,为进一步优化上述指导过程,PEDP使用更新过滤器有效去除指导过程中对跨距预取器的有害更新,从而提高预取准确率.实验结果表明,在平均情况下,PEDP将基准处理器的性能提升33.0%.与跨距预取和预执行各自单独使用相比,PEDP将性能分别提高16.2%和7.3%.
展开更多
关键词
数据预取
预
执行
访存延迟包容
按序执行处理器
在线阅读
下载PDF
职称材料
面向按序执行处理器的预执行机制设计空间探索(英文)
2
作者
王箫音
佟冬
+2 位作者
党向磊
陆俊林
程旭
《北京大学学报（自然科学版）》
EI
CAS
CSCD
北大核心
2011年第1期35-44,共10页
面向按序执行处理器开展预执行机制的设计空间探索,并对预执行机制的优化效果随Cache容量和访存延时的变化趋势进行了量化分析。实验结果表明,对于按序执行处理器,保存并复用预执行期间的有效结果和在预执行访存指令之间进行数据传递都...
面向按序执行处理器开展预执行机制的设计空间探索,并对预执行机制的优化效果随Cache容量和访存延时的变化趋势进行了量化分析。实验结果表明,对于按序执行处理器,保存并复用预执行期间的有效结果和在预执行访存指令之间进行数据传递都能够有效地提升处理器性能,前者还能够有效地降低能耗开销。将两者相结合使用,在平均情况下将基础处理器的性能提升24.07%,而能耗仅增加4.93%。进一步发现,在Cache容量较大的情况下,预执行仍然能够带来较大幅度的性能提升。并且,随着访存延时的增加,预执行在提高按序执行处理器性能和能效性方面的优势都将更加显著。
展开更多
关键词
按序执行处理器
预
执行
访存延时包容
在线阅读
下载PDF
职称材料
题名
面向按序执行处理器的预执行指导的数据预取方法
被引量：
1
1
作者
党向磊
王箫音
佟冬
陆俊林
程旭
王克义
机构
北京大学微处理器研究开发中心
北京大学微处理器及系统教育部工程研究中心
出处
《电子学报》
EI
CAS
CSCD
北大核心
2012年第11期2145-2151,共7页
基金
"核高基"重大专项(No.2009ZX01029-001-002)
中国博士后科学基金(No.20110490208)
文摘
为提高按序执行处理器的访存性能,本文提出一种预执行指导的数据预取方法(PEDP).PEDP利用跨距预取器对规则的访存模式进行预取,并在发生L2 Cache失效后通过预执行后续指令对不规则的访存模式进行精确的预取,从而结合两者的优势提高预取覆盖率.同时,PEDP利用预执行过程中提前捕获的真实访存信息指导跨距预取器的预取过程.在预执行的指导下,跨距预取器可以对预执行能够产生的符合跨距访存模式的地址更早地发起预取请求,从而改善预取及时性.此外,为进一步优化上述指导过程,PEDP使用更新过滤器有效去除指导过程中对跨距预取器的有害更新,从而提高预取准确率.实验结果表明,在平均情况下,PEDP将基准处理器的性能提升33.0%.与跨距预取和预执行各自单独使用相比,PEDP将性能分别提高16.2%和7.3%.
关键词
数据预取
预
执行
访存延迟包容
按序执行处理器
Keywords
prefetching
pre-execution
memory latency tolerance
in-order processors
分类号
TP302.7 [自动化与计算机技术—计算机系统结构]
在线阅读
下载PDF
职称材料
题名
面向按序执行处理器的预执行机制设计空间探索(英文)
2
作者
王箫音
佟冬
党向磊
陆俊林
程旭
机构
北京大学微处理器研究开发中心
出处
《北京大学学报（自然科学版）》
EI
CAS
CSCD
北大核心
2011年第1期35-44,共10页
基金
863计划(2006AA010202)资助
文摘
面向按序执行处理器开展预执行机制的设计空间探索,并对预执行机制的优化效果随Cache容量和访存延时的变化趋势进行了量化分析。实验结果表明,对于按序执行处理器,保存并复用预执行期间的有效结果和在预执行访存指令之间进行数据传递都能够有效地提升处理器性能,前者还能够有效地降低能耗开销。将两者相结合使用,在平均情况下将基础处理器的性能提升24.07%,而能耗仅增加4.93%。进一步发现,在Cache容量较大的情况下,预执行仍然能够带来较大幅度的性能提升。并且,随着访存延时的增加,预执行在提高按序执行处理器性能和能效性方面的优势都将更加显著。
关键词
按序执行处理器
预
执行
访存延时包容
Keywords
in-order microprocessors
executing ahead
memory latency tolerance
分类号
TP332 [自动化与计算机技术—计算机系统结构]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
面向按序执行处理器的预执行指导的数据预取方法
党向磊
王箫音
佟冬
陆俊林
程旭
王克义
《电子学报》
EI
CAS
CSCD
北大核心
2012
1
在线阅读
下载PDF
职称材料
2
面向按序执行处理器的预执行机制设计空间探索(英文)
王箫音
佟冬
党向磊
陆俊林
程旭
《北京大学学报（自然科学版）》
EI
CAS
CSCD
北大核心
2011
0
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
