基于函数调用指令特征分析的固件指令集架构识别方法

1

作者 贾凡 尹小康 +2 位作者 盖贤哲 蔡瑞杰 刘胜利 《计算机科学》 CSCD 北大核心 2024年第6期423-433,共11页

不同的固件常采用不同的指令集架构,固件指令集架构的识别是对嵌入式固件进行逆向分析和漏洞挖掘的基础。现有研究和相关工具在针对特定类型的嵌入式设备固件指令集架构识别时存在识别正确率低、误报率高的情况。针对上述问题,提出了一... 不同的固件常采用不同的指令集架构,固件指令集架构的识别是对嵌入式固件进行逆向分析和漏洞挖掘的基础。现有研究和相关工具在针对特定类型的嵌入式设备固件指令集架构识别时存在识别正确率低、误报率高的情况。针对上述问题,提出了一种基于函数调用指令特征分析的固件指令集架构识别方法,通过同时利用指令中操作码和操作数所包含的信息识别目标固件中的函数调用指令,将其作为关键特征实现对不同指令集架构的分类,并基于该方法开发了原型系统EDFIR(Embedded Device Firmware Instruction set Recognizer)。实验结果表明,相比IDAPro,Ghidra,Radare2,Binwalk以及ISAdetect这些当前应用最广泛和最新的工作,该方法具有更高的识别正确率、更低的误报率并具备更强的抗干扰能力,其对1000个真实设备固件的识别正确率高达97.9%,比目前识别效果最好的ISAdetect提升了42.5%。此外,相关实验还证明,即使将分析规模缩小至完整固件的1/50,所提方法仍能保持95.31%的识别正确率,具有良好的识别性能。 展开更多

关键词 指令集架构 分类技术 逆向分析技术 嵌入式设备安全 静态分析技术

在线阅读 下载PDF 职称材料

一种面向多媒体和通信应用的处理器指令集及架构实现 被引量：4

2

作者 王志君 梁利平 +3 位作者 吴凯 王光玮 洪钦智 罗汉青 《湖南大学学报（自然科学版）》 EI CAS CSCD 北大核心 2014年第10期108-114,共7页

提出了一种面向多媒体和通信应用的CPU和DSP一体化计算的指令集架构,并设计实现了一款基于该指令集架构的VLIW DSP处理器.该CPU和DSP融合指令集架构中的CPU指令兼容已有MIPS 4KC指令集,DSP指令为自主设计.针对多媒体和通信常用算法中并... 提出了一种面向多媒体和通信应用的CPU和DSP一体化计算的指令集架构,并设计实现了一款基于该指令集架构的VLIW DSP处理器.该CPU和DSP融合指令集架构中的CPU指令兼容已有MIPS 4KC指令集,DSP指令为自主设计.针对多媒体和通信常用算法中并行度高等特点,提出了多条基于像素操作、向量操作和复数操作的DSP指令,并详细说明了实现这些指令的关键功能模块的电路实现方法.实验结果表明,在多媒体的插值、重建以及通信的滤波、FFT等算法上,采用本文提出的面对特定应用的指令集具有较明显的优势.流片测试结果证明该指令集架构可实现且有效. 展开更多

关键词 面向特定应用指令集架构 CPU和DSP一体化 处理器 通信 多媒体

在线阅读 下载PDF 职称材料

基于FPGA的指令集架构神经网络协处理器的设计与验证 被引量：6

3

作者 邓良 陈章进 +1 位作者 乔栋 屠程力 《小型微型计算机系统》 CSCD 北大核心 2021年第6期1129-1135,共7页

针对大多数基于FPGA的加速器受限于运算资源与访存带宽,很难部署大型的神经网络这一问题,通过研究神经网络的计算特点,运用通用计算模型的思想,提出了一种指令集架构的神经网络协处理器的设计方案.该方案中的协处理器具有一套专用的运... 针对大多数基于FPGA的加速器受限于运算资源与访存带宽,很难部署大型的神经网络这一问题,通过研究神经网络的计算特点,运用通用计算模型的思想,提出了一种指令集架构的神经网络协处理器的设计方案.该方案中的协处理器具有一套专用的运算指令集,支持多种神经网络结构的运算,搭配相应的指令生成程序,能够灵活快速的进行神经网络在FPGA平台上的部署.考虑神经网络运算的相似性,对电路进行复用,降低资源的占用;设计内存多端口读写控制模块,通过协调片上缓存与片外存储,降低对访存带宽的需求.使用python与UVM验证方法学搭建验证平台进行验证,并在PYNQ-Z2开发板上进行实验.结果表明:方案中的协处理器对激活函数的运算误差在0.05以下,对其他类型指令的运算误差在10-4级别,工作在100MHz下的运算性能达到41.73GOPS,达到同类设计的主流水平,消耗的资源比同类设计平均降低80%. 展开更多

关键词 协处理器 神经网络加速 指令集架构 可编程逻辑器件

在线阅读 下载PDF 职称材料

基于二进制插桩的共享指令集异构多核处理器进程迁移方法 被引量：1

4

作者 刘宏伟 邱吉 +1 位作者 高翔 陈云霁 《高技术通讯》 CAS CSCD 北大核心 2014年第1期23-28,共6页

研究了异构多核处理器进程迁移的特点,针对目前解决共享指令集异构多核处理器异构多核间进程迁移方法存在效率、代价、兼容性或者可编程性上的不足,提出了一种基于二进制插桩的进程迁移方法,该方法能够充分利用共享指令集异构多核的优势... 研究了异构多核处理器进程迁移的特点,针对目前解决共享指令集异构多核处理器异构多核间进程迁移方法存在效率、代价、兼容性或者可编程性上的不足,提出了一种基于二进制插桩的进程迁移方法,该方法能够充分利用共享指令集异构多核的优势,以很低的代价大大提升运行效率,并且无需修改源代码和编译系统,有良好的兼容性。在SPEC等测试程序上的实验数据表明,这种方法的效率为内核模拟的2.25倍。 展开更多

关键词 共享指令集(isa) 异构多核处理器 进程迁移 二进制插桩 内核模拟

在线阅读 下载PDF 职称材料

精简指令集计算机协处理器设计 被引量：3

5

作者 李辉楷 韩军 +2 位作者 翁新钎 贺中柱 曾晓洋 《计算机工程》 CAS CSCD 2012年第23期240-242,246,共4页

针对AES与SHA-3候选算法中Gr stl软件运算速度慢的问题,提出一种通过精简指令集计算机(RISC)协处理器来加速算法运算的设计方案。该协处理器复用片上高速缓存充当查找表来加速运算,并在RISC处理器的基本指令集架构中增加特殊指令。实验... 针对AES与SHA-3候选算法中Gr stl软件运算速度慢的问题,提出一种通过精简指令集计算机(RISC)协处理器来加速算法运算的设计方案。该协处理器复用片上高速缓存充当查找表来加速运算,并在RISC处理器的基本指令集架构中增加特殊指令。实验结果表明,与传统基于并行查找表的方案相比,该方案能够以较小的硬件代价加速AES与Gr stl运算。 展开更多

关键词 精简指令集计算机 协处理器 高速缓存 并行表查找 寄存器堆 指令集架构

在线阅读 下载PDF 职称材料

基于RISC-V的卷积神经网络专用指令集处理器 被引量：5

6

作者 廖汉松 吴朝晖 李斌 《计算机工程》 CAS CSCD 北大核心 2021年第7期196-204,共9页

针对x86和ARM商用架构CPU因专利、授权导致定制成本过高和灵活性不够的问题,面向物联网领域提出一种基于RISC-V开源指令集的卷积神经网络(CNN)专用指令集处理器。通过自定义拓展指令调用加速器对轻量化CNN中的卷积和池化操作进行加速,... 针对x86和ARM商用架构CPU因专利、授权导致定制成本过高和灵活性不够的问题,面向物联网领域提出一种基于RISC-V开源指令集的卷积神经网络(CNN)专用指令集处理器。通过自定义拓展指令调用加速器对轻量化CNN中的卷积和池化操作进行加速,提高终端设备能效。在此过程中,配置CNN各层信息控制加速器进行分组运算,以适应不同大小的输入数据,同时调整加速器的数据通路,对耗时操作进行单独或结合运算,以适应不同的轻量化网络。FPGA平台验证结果表明,该处理器在100 MHz工作频率下推理Squeeze Net网络,耗时约40.89 ms,功耗为1.966 W,较手机处理器单核计算速度更快,与AMD Ryzen7 3700X、NVIDIA RTX2070 Super和Qualcomm Snapdragon 835平台相比,其消耗资源少、功耗低,在性能功耗比上也具有优势。 展开更多

关键词 RISC-V指令集 卷积神经网络 领域专用架构 专用指令集处理器 硬件加速

在线阅读 下载PDF 职称材料

AES专用指令处理器的研究与实现 被引量：10

7

作者 夏辉 贾智平 +3 位作者 张峰 李新 陈仁海 EdwinH.-M.Sha 《计算机研究与发展》 EI CSCD 北大核心 2011年第8期1554-1562,共9页

随着加密算法在嵌入式可信计算领域的广泛应用,如何提高其执行效率成为研究的热点问题.高级加密标准(AES)凭借其在安全性、费用开销和可执行性等方面的内在优势,成为使用最为广泛的对称密钥加密算法.采用指令集架构(ISA)扩展优化的方法... 随着加密算法在嵌入式可信计算领域的广泛应用,如何提高其执行效率成为研究的热点问题.高级加密标准(AES)凭借其在安全性、费用开销和可执行性等方面的内在优势,成为使用最为广泛的对称密钥加密算法.采用指令集架构(ISA)扩展优化的方法对AES算法进行指令扩展优化.基于电子系统级(ESL)方法设计流程,使用基于LISA语言的处理器生成工具构建了一个高效AES专用指令处理器(AES_ASIP)模型,最终实现于FPGA中.经过一系列的仿真和验证,对比ARM处理器指令集架构,实验结果显示AES_ASIP以增加少许硬件资源为代价,提高了算法58.4x%的执行效率并节省了47.4x%的指令代码存储空间. 展开更多

关键词 AES 电子系统级 指令集架构 专用指令处理器 FPGA

在线阅读 下载PDF 职称材料

嵌入式领域ECC专用指令处理器的研究 被引量：6

8

作者 夏辉 于佳 +3 位作者 秦尧 程相国 陈仁海 潘振宽 《计算机学报》 EI CSCD 北大核心 2017年第5期1092-1108,共17页

与其他公钥密码算法相比,椭圆曲线密码算法(Elliptic Curve Cryptography,ECC)具有抗攻击能力强、计算量小以及处理速度快等优点,已成为下一代公钥密码体制的标准.随着ECC在嵌入式领域的应用日益广泛,如何提高其执行效率成为目前研究的... 与其他公钥密码算法相比,椭圆曲线密码算法(Elliptic Curve Cryptography,ECC)具有抗攻击能力强、计算量小以及处理速度快等优点,已成为下一代公钥密码体制的标准.随着ECC在嵌入式领域的应用日益广泛,如何提高其执行效率成为目前研究的热点问题.文中提出了一套通用的专用指令处理器(Application Specific Instruction Processor,ASIP)的设计验证方案,并将该方案应用于ECC,从而大幅提升其在硬件资源受限的嵌入式环境中的执行效率.首先借鉴并实现了OpenSSL公开的ECC软件优化方案,并结合处理器平台的特点对大整数乘法运算和多项式平方运算进行了进一步优化.其次对优化后的算法进行基本指令块(Basic Instruction Block,BIB)的划分并转化为数据流图(Data Flow Graph,DFG),在DFG图中依照专用指令设计规则引入近似最优解方法查找可优化指令块.对该类指令块设计相应的专用指令,以实现处理器原有基础指令集架构的扩展.再次基于电子系统级(Electronic System Level,ESL)设计方法依次设计并仿真验证ECC_ASIP的系统级模型和Verilog寄存器传输级(Register Transfer Level,RTL)模型.最后将验证通过的RTL级处理器模型进行综合、布局布线,转换成相对应的门级电路并统计模型使用的硬件资源信息,烧写到FPGA(Field-Programmable Gate Array)平台完成ECC_ASIP的移植操作和性能验证.与ARM11处理器平台下算法实现的性能表现进行对比,实验结果显示,ECC_ASIP牺牲了9.23x%的硬件扩展资源,将算法实现的运算速度提高了2.74x倍,指令代码存储空间减少了59.36x%. 展开更多

关键词 椭圆曲线密码 专用指令处理器 近似最优解方法 指令集架构扩展 FPGA

在线阅读 下载PDF 职称材料

ARM架构中控制流完整性验证技术研究 被引量：1

9

作者 叶雁秋 王震宇 赵利军 《计算机工程》 CAS CSCD 北大核心 2015年第3期151-155,171,共6页

通用平台目标二进制代码运行时控制流的提取主要依赖于处理器硬件特性,或其动态二进制插桩工具,该平台的控制流完整性验证方法无法直接移植到进阶精简指令集机器(ARM)架构中。为此,基于控制流完整性验证技术,设计一种用于ARM架构,利用... 通用平台目标二进制代码运行时控制流的提取主要依赖于处理器硬件特性,或其动态二进制插桩工具,该平台的控制流完整性验证方法无法直接移植到进阶精简指令集机器(ARM)架构中。为此,基于控制流完整性验证技术,设计一种用于ARM架构,利用缓冲溢出漏洞检测控制流劫持攻击的方法。该方法在程序加载时、执行前动态构建合法跳转地址白名单,在目标二进制代码动态执行过程中完成控制流完整性验证,从而检测非法控制流转移,并对非法跳转地址进行分析,实现漏洞的检测和诊断。在ARM-Linux系统的动态二进制分析平台上实施测试,结果表明,该方法能够检测出漏洞,并精确定位攻击矢量。 展开更多

关键词 控制流完整性 进阶精简指令集机器架构 合法地址白名单 动态二进制分析 攻击矢量定位

在线阅读 下载PDF 职称材料

动态二进制翻译技术综述 被引量：1

10

作者 张锦 单泽虎 +4 位作者 刘晓东 王文竹 余杰 彭龙 谢启友 《计算机科学与探索》 CSCD 北大核心 2024年第10期2521-2550,共30页

在构建国产软件生态系统中,解决程序的兼容性问题至关重要。随着计算机架构的多样化发展,确保软件能够在不同平台和硬件环境中顺畅运行,已经成为当下软件开发过程中的一项紧迫任务。在此背景下,动态二进制翻译(DBT)技术展现出其重大意... 在构建国产软件生态系统中,解决程序的兼容性问题至关重要。随着计算机架构的多样化发展,确保软件能够在不同平台和硬件环境中顺畅运行,已经成为当下软件开发过程中的一项紧迫任务。在此背景下,动态二进制翻译(DBT)技术展现出其重大意义。作为一种实现不同指令集架构(ISA)之间程序或软件互操作性的核心技术,DBT通过运行时指令转换,不仅实现了软件跨平台的兼容运行,也极大地扩展了软件的适用范围和灵活性。然而,DBT技术的引入同样对系统在运行效率和资源利用率方面提出了更高的要求。对DBT技术的相关内容进行了综述,包括其基本工作原理、研究进展、关键技术以及相应的优化方法。介绍了DBT技术的基本原理及发展历程。详细阐述了DBT的研究进展,尤其是在提高翻译准确性和执行效率方面所取得的重要成果。进一步地,对六类DBT优化技术特性进行了介绍,这些技术包括:基于运行时优化、基于控制流优化、基于指令级优化、基于安全性与隔离性优化、基于资源管理优化以及基于软硬件协同优化。分别基于这些关键技术进一步分类总结,介绍了各自的优化技术及面临的挑战。从技术发展趋势、应用领域扩展、性能提升策略等多个角度,对DBT技术未来的研究方向和发展前景进行了探讨。 展开更多

关键词 动态二进制翻译 指令集架构 指令转换 软件兼容性

在线阅读 下载PDF 职称材料

嵌入式在线航空摄影测量方法 被引量：1

11

作者 桂力 郑顺义 +1 位作者 王晓南 马电 《国防科技大学学报》 EI CAS CSCD 北大核心 2015年第3期104-109,共6页

为满足空间数据实时处理的需求,提高航空摄影测量系统在线处理能力,研究一种在线摄影测量的理论与方法,运用嵌入式架构设计一种在线摄影测量系统,使用可编程门阵列(FPGA)方法、高级精简指令集机器组合数字信号处理器(ARM+DSP)方法等嵌... 为满足空间数据实时处理的需求,提高航空摄影测量系统在线处理能力,研究一种在线摄影测量的理论与方法,运用嵌入式架构设计一种在线摄影测量系统,使用可编程门阵列(FPGA)方法、高级精简指令集机器组合数字信号处理器(ARM+DSP)方法等嵌入式计算技术建立专门的硬件运行环境,移植并优化现有算法到嵌入式系统中,实现摄影测量数据的在线处理。机载航摄实验结果表明,该方法能够实现对摄影测量数据进行快速稳定的在线处理,验证了运用嵌入式架构的在线摄影测量的可行性,把摄影测量的处理效率提高到了一个更高的水平,同时也进一步拓宽了摄影测量技术的应用领域。 展开更多

关键词 在线摄影测量 嵌入式架构 可编程门阵列 高级精简指令集机器 数字信号处理器

在线阅读 下载PDF 职称材料

二进制翻译控制转移的软硬件协同设计 被引量：2

12

作者 郝守青 刘奇 +1 位作者 沈海华 章隆兵 《高技术通讯》 CAS CSCD 北大核心 2012年第6期583-588,共6页

针对控制转移开销是影响二进制翻译和优化系统性能的主要因素，进行了提高二进制翻译优化系统性能的研究，提出并实现了硬件设计开销较小的基于硬件内容可寻址存储器（CAM）机制的软硬件协同设计方法。通过实验充分分析了CAM大小、软件... 针对控制转移开销是影响二进制翻译和优化系统性能的主要因素，进行了提高二进制翻译优化系统性能的研究，提出并实现了硬件设计开销较小的基于硬件内容可寻址存储器（CAM）机制的软硬件协同设计方法。通过实验充分分析了CAM大小、软件替换算法对CAM命中率的影响，并根据分析提出了一种新颖的、软硬件结合的降低CAM访问缺失率的方法。该方法相对于传统的软件和硬件优化方法，硬件实现及验证复杂度低且优化效果明显。实验结果表明该方法使得二进制翻译系统整体性能提高了13．44％。该方法已实际应用于龙芯x86二进制翻译系统中。 展开更多

关键词 软硬件协同设计 二进制翻译和优化 控制转移 龙芯 指令集架构(isa)

在线阅读 下载PDF 职称材料

基于RISC-V的FFmpeg多媒体算法库优化策略 被引量：4

13

作者 张桢 梁军 +2 位作者 贾海鹏 张云泉 李青 《计算机工程》 CAS CSCD 北大核心 2023年第4期159-165,173,共8页

RISC-V处理器的广泛应用使得FFmpeg多媒体算法库在RISC-V平台上的高性能实现日益重要。提出一种基于RISC-V架构的系列优化策略,针对开源音视频多媒体FFmpeg算法库中不同特征和计算密度的算法,利用RISC-V指令集的扩展性对算法库中某些耗... RISC-V处理器的广泛应用使得FFmpeg多媒体算法库在RISC-V平台上的高性能实现日益重要。提出一种基于RISC-V架构的系列优化策略,针对开源音视频多媒体FFmpeg算法库中不同特征和计算密度的算法,利用RISC-V指令集的扩展性对算法库中某些耗时的算法进行指令加速和并行优化。在深入研究RISC-V开源架构的基础上,构建一个基于RISC-V开源架构的高性能FFmpeg算法库。针对不连续访存类算法、数据依赖类算法、数据快速转换类算法,从向量单元配置、向量化访存、汇编优化、指令流水优化4个方面出发,大幅提升FFmpeg算法库在RISC-V处理器上的性能。实验结果表明,采用以上优化策略后的FFmpeg算法库在基于RISC-V架构的XT-910芯片上的性能得到明显提升,其中的不连续访存类算法、数据依赖类算法、数据快速转换类算法的加速比分别为8.20、3.67、3.62。 展开更多

关键词 开源指令集架构 FFmpeg多媒体算法库 向量化访存 汇编优化 指令流水优化

在线阅读 下载PDF 职称材料

重构计算机系统教学:从MIPS到RISC-V计算机原型系统实验 被引量：3

14

作者 秦国锋 李晨扬 +3 位作者 林芃芃 王力生 陆有军 郭玉臣 《实验技术与管理》 CAS 北大核心 2022年第5期189-198,227,共11页

随着CPU指令技术的不断发展,计算机系统结构及实验教学必须与时俱进。该文通过迭代重构理论与实践教学,从X86架构转向MIPS指令集架构,又从MIPS指令集架构转向RISC-V指令集架构,其目的是使学生学习设计自己的CPU,掌握嵌入式操作系统的裁... 随着CPU指令技术的不断发展,计算机系统结构及实验教学必须与时俱进。该文通过迭代重构理论与实践教学,从X86架构转向MIPS指令集架构,又从MIPS指令集架构转向RISC-V指令集架构,其目的是使学生学习设计自己的CPU,掌握嵌入式操作系统的裁剪和移植,开发编写接口驱动程序,并在Nexys4 DDR Artix-7 FPGA开发板上实现RISC-V指令集CPU的设计与验证、嵌入式Linux操作系统验证等,以此来提升学生的CPU设计能力和系统软件开发能力。 展开更多

关键词 计算机实践教育 RISC-V指令集架构 实践能力培养 教学重构 计算机原型系统

在线阅读 下载PDF 职称材料

用于IToF传感器的极低功耗RISC-V专用处理器设计 被引量：4

15

作者 黄正伟 刘宏伟 徐渊 《计算机工程》 CAS CSCD 北大核心 2022年第9期146-154,共9页

IToF深度探测技术是当前主流的3D感知实现方案之一,该技术的核心部件是IToF传感芯片。随着当今社会数字化与智能化进程的加快,各科技领域对IToF传感芯片的需求日益提高,然而IToF传感芯片产能的提升引起了由芯片运行所带来的功耗问题。针... IToF深度探测技术是当前主流的3D感知实现方案之一,该技术的核心部件是IToF传感芯片。随着当今社会数字化与智能化进程的加快,各科技领域对IToF传感芯片的需求日益提高,然而IToF传感芯片产能的提升引起了由芯片运行所带来的功耗问题。针对IToF传感器设计一款基于第五代精简指令集架构(RISC-V)的极低功耗专用处理器IToF-miniRV。IToF-miniRV包含支持RV32I指令集、RV32M指令集和自定义IToF型指令的处理器,以及用于加速深度计算和光幅度运算的IToF硬件加速器。将IToF-miniRV处理器与蜂鸟E203、PULPissimo这两款开源的基于RISC-V的超低功耗处理器分别部署在Xilinx Zynq-7000芯片上,进行FPGA资源使用情况和运行功耗的对比实验,结果表明,相比蜂鸟E203和PULPissimo,IToF-miniRV处理器的FPGA资源使用率分别减少5.2和10.9个百分点,运行功耗分别下降37.6%和89.7%。 展开更多

关键词 光电传感器 硬件加速器 专用处理器 第五代精简指令集架构 现场可编程门阵列

在线阅读 下载PDF 职称材料

一种电机FOC算法DSP系统设计及实现 被引量：16

16

作者 岳梦云 白冰 《电子学报》 EI CAS CSCD 北大核心 2020年第10期2041-2046,共6页

本文设计了一种适用于电机矢量控制算法的数字信号处理系统的微架构定义,包括其指令集定义、存储器模型以及与主CPU的交互模式.该设计具有通过固定部分多操作数有效缩减指令编码长度提高代码密度以及后台执行多周期指令提高ALU并行效率... 本文设计了一种适用于电机矢量控制算法的数字信号处理系统的微架构定义,包括其指令集定义、存储器模型以及与主CPU的交互模式.该设计具有通过固定部分多操作数有效缩减指令编码长度提高代码密度以及后台执行多周期指令提高ALU并行效率的显著优点.文中给出了典型的FOC控制算法在DSP(Digital Signal Processor)指令集上实现的指令周期数,也给出了对应架构的电路实现情况,最终以ARM CORTEX-M0及几款主流DSP作为比较基线,通过实测实验数据证明了体系结构的高能效比,以较为有限的电路面积代价,极大提高了集成DSP的嵌入式系统的运行效率. 展开更多

关键词 电机控制 嵌入式系统 矢量控制 数字信号处理器 微架构 指令集

在线阅读 下载PDF 职称材料

基于双TLB的二进制翻译访存性能优化

17

作者 李晖 王振华 靳国杰 《计算机工程》 CAS CSCD 北大核心 2015年第12期75-81,共7页

现有二进制翻译系统主要采用纯软件的方法实现访存指令模拟,用于目标访存指令的翻译后代码规模过高,导致模拟效率低下。针对该问题,提出一种高效的龙芯二进制翻译系统,设计一种双翻译后备缓冲(TLB)结构,通过在CPU核中新增一个专门用于... 现有二进制翻译系统主要采用纯软件的方法实现访存指令模拟,用于目标访存指令的翻译后代码规模过高,导致模拟效率低下。针对该问题,提出一种高效的龙芯二进制翻译系统,设计一种双翻译后备缓冲(TLB)结构,通过在CPU核中新增一个专门用于转换宿主机地址的硬件TLB,实现由硬件直接进行地址转换,并通过降低用于X86访存指令的翻译后代码规模减少模拟开销。实验结果表明,与采用纯软件模拟方法的二进制翻译系统相比,优化后的内存拷贝性能提高约100倍,模拟X86Linux内核的启动时间缩短19.12%。 展开更多

关键词 指令集架构 二进制翻译 翻译后备缓冲 命中率 龙芯处理器

在线阅读 下载PDF 职称材料