基于MIPS32架构三角函数指令集扩展的设计与实现 被引量：2

1

作者 李正平 高杨 《合肥工业大学学报（自然科学版）》 CAS 北大核心 2021年第5期612-615,共4页

基于商用MIPS32处理器架构,文章提出一种CORDIC算法的指令集扩展方法,利用硬件电路的并行性、可定制性以及指令编码的灵活性,使得该方法在计算三角函数时具有高效率、高精度的特点。数字信号在处理过程中涉及到三角函数运算时,大都采用... 基于商用MIPS32处理器架构,文章提出一种CORDIC算法的指令集扩展方法,利用硬件电路的并行性、可定制性以及指令编码的灵活性,使得该方法在计算三角函数时具有高效率、高精度的特点。数字信号在处理过程中涉及到三角函数运算时,大都采用查表映射的方式,其延迟长、效率低、耗费存储空间大,难以满足实时性要求。实验结果表明:该文提出的设计在40 nm CMOS工艺下,运行的频率高达1 GHz。在有限的区间内,相对误差达到10^(-7),和现有硬件电路结构相比,寄存器资源降低了76%,有效地降低了芯片的结构面积。 展开更多

关键词 三角函数 MIPS32处理器 CORDIC算法 指令集扩展

在线阅读 下载PDF 职称材料

基于MIPS处理器的AES算法指令集扩展方法与实现 被引量：2

2

作者 李爱国 冯国松 《微电子学与计算机》 CSCD 北大核心 2012年第6期126-129,共4页

由于MIPS处理器数据总线宽度的限制,其扩展的AES(高等加密标准)指令集无法有效实现其并行性的特点.为了提高AES扩展指令集的并行处理能力,利用MIPS处理器中乘法结果寄存器.可以一次实现对64比特数据的AES处理,有效利用处理器自身资源提... 由于MIPS处理器数据总线宽度的限制,其扩展的AES(高等加密标准)指令集无法有效实现其并行性的特点.为了提高AES扩展指令集的并行处理能力,利用MIPS处理器中乘法结果寄存器.可以一次实现对64比特数据的AES处理,有效利用处理器自身资源提高指令集的并行处理能力.同时,利用MIPS处理器的空闲流水周期可以流水化AES中的关键运算,缩短其关键路径以降低扩展执行单元对流水周期的影响,对不同实现方式的性能进行比较,结果表明该方法缩短了AES算法中复杂运算的关键路径长度从而使处理器的工作频率不受增加的功能单元的影响,同时有效地减少了芯片面积,并且继承了软件编程灵活性的优点。 展开更多

关键词 MIPS 高等加密标准(AES) 流水线 指令集扩展

在线阅读 下载PDF 职称材料

基于双向搜索的指令候选集生成算法

3

作者 范旺 刘勤让 +2 位作者 赵博 高彦钊 祁晓峰 《信息工程大学学报》 2025年第2期182-188,共7页

指令候选集生成是扩展指令集处理器设计中必不可缺的一部分,但该过程也是一种计算密集型任务。为提升候选集生成效率,提出一种双向搜索后融合的算法。首先,基于数据流图的邻接表提出一种高效的连通子图搜索树建立算法;其次,在搜索树遍... 指令候选集生成是扩展指令集处理器设计中必不可缺的一部分,但该过程也是一种计算密集型任务。为提升候选集生成效率,提出一种双向搜索后融合的算法。首先,基于数据流图的邻接表提出一种高效的连通子图搜索树建立算法;其次,在搜索树遍历过程中整体采用双向并行搜索的思路来提升搜索效率,针对由不同树节点构成的子图,应用多约束裁剪优化技术来提升搜索速度。实验结果表明,所提算法能够适应多种约束条件,且性能为已有算法的1~2倍。 展开更多

关键词 候选集生成 扩展指令集 子图搜索 数据流图 指令设计

在线阅读 下载PDF 职称材料

基于RISC-V的NMS算法指令扩展与硬件实现

4

作者 徐俊杰 张加宏 +3 位作者 魏敬和 刘国柱 何键 赵伟 《集成电路应用》 2024年第10期16-18,共3页

阐述针对图像识别过程中的NMS小算力算法,提出一种新的硬件加速方案。方案权衡加速效果与硬件开销,根据NMS算法所涉及的核心计算内容,扩展专用的RISC-V复合运算指令模块,基于开源的CPU核心扩展硬件结构,并对比基本核心加速器与扩展核心... 阐述针对图像识别过程中的NMS小算力算法,提出一种新的硬件加速方案。方案权衡加速效果与硬件开销,根据NMS算法所涉及的核心计算内容,扩展专用的RISC-V复合运算指令模块,基于开源的CPU核心扩展硬件结构,并对比基本核心加速器与扩展核心加速器性能。新扩展核心实现相同功能软件负载指令数缩减36.5%,周期数缩减55.2%。 展开更多

关键词 图像识别 硬件加速器 NMS算法 RISC-V 指令集扩展

在线阅读 下载PDF 职称材料

AES快速算法的扩展指令集实现 被引量：1

5

作者 封斌 齐德昱 《华南理工大学学报（自然科学版）》 EI CAS CSCD 北大核心 2012年第6期97-102,共6页

基于Daemen等提出的AES快速算法,给出了用可配置处理器NiosII扩展指令集实现硬件加速的两种方案——基于片内存储器存储快速算法查找表的方法、用硬件逻辑电路实现S盒并计算出快速算法查找表对应元素的方法,用对前向查找表的查表操作代... 基于Daemen等提出的AES快速算法,给出了用可配置处理器NiosII扩展指令集实现硬件加速的两种方案——基于片内存储器存储快速算法查找表的方法、用硬件逻辑电路实现S盒并计算出快速算法查找表对应元素的方法,用对前向查找表的查表操作代替了AES算法计算密集的轮变换操作.首先,将快速算法的前向查找表存放在片上内存中,并用12条扩展指令分别完成密钥扩展、轮变换和末轮操作,末轮变换所需的S盒采取对前向查找表的掩模得到;然后,对该方案进行优化以消除片上内存的占用,即推导出S盒与前向查找表的逻辑关系,并采取有限元素求逆的方法用逻辑电路实现S盒,增强了系统安全性并降低了功耗;最后,对扩展指令集和协处理器等多种实现方案进行了测试及性能对比.结果表明,相比于经过结构优化的纯软件快速AES算法,文中提出的方案在仅增加223个LE的条件下,达到了2.47倍的加速比. 展开更多

关键词 AES快速算法 扩展指令集 S盒 有限域 NIOSII处理器 加速比

在线阅读 下载PDF 职称材料

IEEE802．15．4中AES-CCM协议的扩展指令集实现 被引量：1

6

作者 封斌 齐德昱 韩海雯 《电子与信息学报》 EI CSCD 北大核心 2013年第2期335-340,共6页

该文在高级加密标准(AES)快速算法的基础上,设计了一组基于可配置处理器NiosII上的扩展指令,用于IEEE802.15.4标准媒体访问控制层中基于AES算法的计数器模式和密码分组链接消息验证码(AES-CCM)协议的硬件加速。该文首先推导出快速算法... 该文在高级加密标准(AES)快速算法的基础上,设计了一组基于可配置处理器NiosII上的扩展指令,用于IEEE802.15.4标准媒体访问控制层中基于AES算法的计数器模式和密码分组链接消息验证码(AES-CCM)协议的硬件加速。该文首先推导出快速算法中用于轮变换的查找表与S盒的逻辑关系,然后通过复合域变换方法用硬件电路实现S盒的计算,从而消除了支撑扩展指令集的硬件逻辑对片上存储空间的消耗。同时给出该协议基于查表法的扩展指令集和协处理器的设计方案,并在EP2C35芯片上进行实现和对比。该方案仅消耗223个逻辑单元(LE),吞吐量为668.7 kbps,时钟周期数比软件算法加速174.6倍,芯片面积仅为协处理器方案的9.5%,显著降低了无线传感网节点设备的成本和功耗。 展开更多

关键词 无线传感网 扩展指令集 IEEE802 15 4 高级加密标准的计数器模式和密码块链信息认证码(AES—CCM)协议 S盒 复合域

在线阅读 下载PDF 职称材料

基于差分进化和贪心策略的自定义指令选择算法研究 被引量：2

7

作者 周学海 纪金松 张敏 《电子学报》 EI CAS CSCD 北大核心 2009年第2期372-376,共5页

本文针对常见启发式算法中忽略指令与指令实例区别的问题,改进了一个已有启发式算法Greedy-Heur:根据指令实例的启发式函数值得出相应指令的权值,并根据指令的优先级关系以贪心策略进行指令实例选择.针对启发式算法无法找到最优解的问题... 本文针对常见启发式算法中忽略指令与指令实例区别的问题,改进了一个已有启发式算法Greedy-Heur:根据指令实例的启发式函数值得出相应指令的权值,并根据指令的优先级关系以贪心策略进行指令实例选择.针对启发式算法无法找到最优解的问题,本文引入基于群体搜索的差分进化算法,并结合贪心策略,提出了ISDE(Instruction Selection Based on Differential Evolution)算法.ISDE算法通过简单的编码和高效的适应度评价机制,快速地迭代搜索最优指令组合.实验结果表明,GreedyHeur和ISDE算法能快速有效地找到比已有启发式算法更优的候选指令组合. 展开更多

关键词 差分进化算法 贪心策略 指令集扩展 指令选择

在线阅读 下载PDF 职称材料

基于指令统计的SOPC硬件资源优化技术

8

作者 李树盛 杨碧波 《中北大学学报（自然科学版）》 EI CAS 2005年第6期408-412,共5页

在可编程片上系统(System on P rogramm ab le Ch ip,SOPC)中,特定应用程序中用到的指令是软核CPU指令集的子集,如果在FPGA中实现软核CPU时仅保留应用程序用到的指令子集,将可以提高硬件资源利用率.文中分析了对应用程序进行指令统计的... 在可编程片上系统(System on P rogramm ab le Ch ip,SOPC)中,特定应用程序中用到的指令是软核CPU指令集的子集,如果在FPGA中实现软核CPU时仅保留应用程序用到的指令子集,将可以提高硬件资源利用率.文中分析了对应用程序进行指令统计的方法,重点介绍了通过修改HDL文件对8051软核CPU指令集进行删减和扩充的技术.采用这一技术设计的SOPC芯片硬件资源利用率得到了显著的提高,降低了系统成本,适用于可编程逻辑资源受到限制和对成本敏感的嵌入式应用中. 展开更多

关键词 SOPC 8051单片机 软核CPU 指令统计 指令集删减 指令集扩展

在线阅读 下载PDF 职称材料

面向数字助听器的低功耗ASIP设计 被引量：1

9

作者 薛金勇 黑勇 +1 位作者 陈黎明 于增辉 《微电子学与计算机》 CSCD 北大核心 2013年第11期9-14,共6页

数字助听器系统因具有便携性对功耗要求严格,同时功能的不断改进与增加,需要设计提供良好的灵活性与计算性能,而ASIC的设计不够灵活,GPP的设计通常不满足系统对功耗的需求.专用指令集处理器(ASIP)具有较好的性能、较低的功耗、较高的灵... 数字助听器系统因具有便携性对功耗要求严格,同时功能的不断改进与增加,需要设计提供良好的灵活性与计算性能,而ASIC的设计不够灵活,GPP的设计通常不满足系统对功耗的需求.专用指令集处理器(ASIP)具有较好的性能、较低的功耗、较高的灵活性,通过分析数字助听器算法,添加专用指令与加速单元,在设计的各个阶段综合利用软硬件的低功耗设计方法,ASIP可以很好地满足数字助听器系统对设计低功耗以及灵活性的设计需求.设计基于TSMC 130 mm工艺进行了流片,当系统工作在8 MHz时钟频率、1.2 V工作电压时,处理器功耗约0.963 mW. 展开更多

关键词 专用指令集处理器 数字助听器 指令集扩展 加速单元 低功耗

在线阅读 下载PDF 职称材料

可配置处理器环境下的异构多核结构的设计与实现

10

作者 陈劭 付宇卓 《微电子学与计算机》 CSCD 北大核心 2009年第6期162-165,共4页

提出了一种针对特定多线程应用程序的异构多核结构设计方案.此方案通过进行指令集扩展,可以方便的构建异构多核结构,而且还兼有同构多核结构的特点.还给出了该结构在Tensilica平台上的实现方案,并且将运行Motion-JPEG程序得到的数据与... 提出了一种针对特定多线程应用程序的异构多核结构设计方案.此方案通过进行指令集扩展,可以方便的构建异构多核结构,而且还兼有同构多核结构的特点.还给出了该结构在Tensilica平台上的实现方案,并且将运行Motion-JPEG程序得到的数据与同构结构下的数据相比较,验证了该设计方案的正确性以及高效性. 展开更多

关键词 异构多核 指令集扩展 Tensilica多线程

在线阅读 下载PDF 职称材料

涂胶机数控程序解释器解释程序的开发

11

作者 裴忠诚 高小红 任瑞云 《露天采矿技术》 CAS 2006年第2期29-32,共4页

阐述了解释理论的有关原理,并将其应用于数控代码的解释中,完成了解释程序的开发,同时应用了一种基于软件重用思想的程序开发方法—可扩展指令集程序设计方法,来实现可解释的代码集的扩展,从而提高程序的可移植性。

关键词 涂胶机 数控程序解释器 解释过程 扩展指令集程序设计

在线阅读 下载PDF 职称材料

一种基于复合域的国密SM4算法快速软件实现方法 被引量：6

12

作者 陈晨 郭华 +2 位作者 王闯 刘源灏 刘建伟 《密码学报》 CSCD 2023年第2期289-305,共17页

成为ISO/IEC国际标准算法后,SM4的性能受到更多关注.目前针对SM4算法实现效率提升的方法主要集中在缩短S盒的运算时间,其中采用复合域实现的方法大都基于AES算法实现的复合域,而在GF((2^(4))^(2))上鲜有针对SM4算法软件实现的复合域被提... 成为ISO/IEC国际标准算法后,SM4的性能受到更多关注.目前针对SM4算法实现效率提升的方法主要集中在缩短S盒的运算时间,其中采用复合域实现的方法大都基于AES算法实现的复合域,而在GF((2^(4))^(2))上鲜有针对SM4算法软件实现的复合域被提出.本文首次在GF((2^(4))^(2))上找到了一个针对SM4算法S盒软件实现的复合域,给出一种基于复合域的SM4算法快速软件实现方法,使用穷举搜索和数学分析优化了算法S盒的复合域数学构造,构建了同构映射矩阵及其最小化目标函数,仅使用175个门函数就完成了S盒运算,平均每个输出比特占用22个门函数.基于比特切片技术,利用扩展指令集AVX2实现了SM4算法256组消息的并行化加密.每字节加解密平均耗时仅6.5个时钟周期.对硬件依赖程度低,经测试在Intel i5、Intel i7和AMD R7环境下均能显著提升SM4算法的计算效率,对有相似S盒结构的密码算法快速软件实现具有重要的参考价值. 展开更多

关键词 SM4算法 S盒 复合域 比特切片 AVX2扩展指令集

在线阅读 下载PDF 职称材料

H.263编码在图像监控系统中的应用

13

作者 韩宗芬 周敬东 《通信电源技术》 2003年第1期21-23,共3页

H.2 63是实现远程图像监控的主要编码标准之一 ,纯软件实现 H.2 63编码的关键技术是如何优化绝对平均误差 ( SAD)和离散余弦变换 ( DCT)算法 ,利用 INTEL的扩展指令集( SSE)技术加速 H.2 63编码 ,可使软件编码速度符合实际需求。

关键词 图像监控 H.263 SSE SAD DCT 监控系统 绝对平均误差 扩展指令集 离散余弦变换

在线阅读 下载PDF 职称材料

基于芯来蜂鸟E203处理器的架构优化

14

作者 李若曦 陈杰 刘威 《电子设计工程》 2025年第8期6-11,16,共7页

以国产开源RISC-V架构32位处理器蜂鸟E203为蓝本,在位操作扩展与浮点运算方面提升处理器的计算性能。原处理器在Coremark程序测试中跑分约为2.12 CoreMark/MHz,位操作扩展后达到约3.15 CoreMark/MHz,相比原处理器的Coremark跑分提高了4... 以国产开源RISC-V架构32位处理器蜂鸟E203为蓝本,在位操作扩展与浮点运算方面提升处理器的计算性能。原处理器在Coremark程序测试中跑分约为2.12 CoreMark/MHz,位操作扩展后达到约3.15 CoreMark/MHz,相比原处理器的Coremark跑分提高了49%,额外查找表资源开销仅增加15%左右,同时功耗基本维持不变。设计的浮点运算协处理单元在Whetstone程序的跑分结果为0.815 MIPS/MHz。架构优化同时包含密码学指令扩展,共支持了额外的70条RISC-V指令。优化后的处理器可以应用于高性能嵌入式计算,如音频图像等高精度数字信号处理领域。 展开更多

关键词 嵌入式处理器 RISC-V 指令集扩展 高性能

在线阅读 下载PDF 职称材料