期刊文献+
共找到56篇文章
< 1 2 3 >
每页显示 20 50 100
面向冯·诺依曼计算机的指令执行虚拟仿真设计与探讨 被引量:8
1
作者 蔡晓军 栾峻峰 +4 位作者 申兆岩 赵梦莹 于东晓 李永明 贾智平 《实验技术与管理》 CAS 北大核心 2022年第5期89-93,共5页
冯·诺伊曼体系结构是现代计算机的基础,了解其基本设计原则对理解计算机的组织结构、运行方式具有重要的意义。以冯·诺依曼计算机基本组成和指令执行流程为核心,以人工智能技术应用为背景,设计构建高度现实的虚拟仿真实验教... 冯·诺伊曼体系结构是现代计算机的基础,了解其基本设计原则对理解计算机的组织结构、运行方式具有重要的意义。以冯·诺依曼计算机基本组成和指令执行流程为核心,以人工智能技术应用为背景,设计构建高度现实的虚拟仿真实验教学环境,将抽象、复杂、周期长的实验过程更逼真、立体地呈现出来,用以展示冯·诺依曼体系结构中各部件的微观原型,让计算机指令可设计、可呈现、可理解,让学生以“沉浸”方式深入理解冯·诺依曼体系结构的基本设计原则、计算机的结构组织和运行方式,填补面向计算机系统的原理性实验教学空白,对计算机专业实验教学具有重要的意义。 展开更多
关键词 冯·诺依曼原理 计算指令 虚拟仿真 计算机专业实验教学
在线阅读 下载PDF
计算机指令集仿真器的时间仿真技术研究
2
作者 王旭 《计算机应用与软件》 CSCD 北大核心 2005年第8期62-63,91,共3页
本文介绍了计算机系统的时间概念,讨论了计算机指令集仿真器中时间仿真的一般原理和方法,并以时钟中断仿真为核心分析了各种时钟仿真技术及其应用。
关键词 计算指令集仿真器 时间仿真 计算机仿真 仿真模型
在线阅读 下载PDF
精简指令集计算机协处理器设计 被引量:3
3
作者 李辉楷 韩军 +2 位作者 翁新钎 贺中柱 曾晓洋 《计算机工程》 CAS CSCD 2012年第23期240-242,246,共4页
针对AES与SHA-3候选算法中Gr stl软件运算速度慢的问题,提出一种通过精简指令集计算机(RISC)协处理器来加速算法运算的设计方案。该协处理器复用片上高速缓存充当查找表来加速运算,并在RISC处理器的基本指令集架构中增加特殊指令。实验... 针对AES与SHA-3候选算法中Gr stl软件运算速度慢的问题,提出一种通过精简指令集计算机(RISC)协处理器来加速算法运算的设计方案。该协处理器复用片上高速缓存充当查找表来加速运算,并在RISC处理器的基本指令集架构中增加特殊指令。实验结果表明,与传统基于并行查找表的方案相比,该方案能够以较小的硬件代价加速AES与Gr stl运算。 展开更多
关键词 精简指令计算 协处理器 高速缓存 并行表查找 寄存器堆 指令集架构
在线阅读 下载PDF
精减指令集计算机(RISC)及其产品
4
作者 张兴华 《计算机技术》 CSCD 1993年第3期27-86,F003,共61页
关键词 指令计算 精减 RISC
在线阅读 下载PDF
精简指令集计算机将成为国际主流机型
5
作者 张鸿海 《计算机技术》 CSCD 1993年第1期53-58,共6页
关键词 指令计算 主流机型 计算
在线阅读 下载PDF
一种高效的基于ASIPs的EPIC指令编码方法
6
作者 江山刚 张晓彤 王沁 《计算机工程》 CAS CSCD 北大核心 2007年第3期251-252,255,共3页
EPIC技术不仅广泛应用于通用CPU的设计中,而且它还被应用于专用领域的专用指令集处理器(ASIPs)的设计中。目前使用的EPIC技术的性能提高是以程序代码量的急剧膨胀为代价的。为了减少EPIC程序代码长度,该文提出了一种新的指令编码方法—... EPIC技术不仅广泛应用于通用CPU的设计中,而且它还被应用于专用领域的专用指令集处理器(ASIPs)的设计中。目前使用的EPIC技术的性能提高是以程序代码量的急剧膨胀为代价的。为了减少EPIC程序代码长度,该文提出了一种新的指令编码方法——动态变长指令编码方法。测试结果表明,对于低编码率的语音编解码领域的ASIPs,动态变长指令编码方法可以将代码的压缩率提高到62.8%。 展开更多
关键词 显示并行指令计算 专用指令集处理器 指令编码 动态变长
在线阅读 下载PDF
基于宏指令集的专用汇编器的研究与实现 被引量:3
7
作者 许娜 张晓彤 +1 位作者 王沁 梁静 《计算机工程》 CAS CSCD 北大核心 2010年第2期249-251,共3页
针对将复杂算法转化为硬件电路难度很大的问题,设计一种专用汇编器,可将由宏指令组成的汇编语言自动转化为二进制代码表示的机器语言,并根据宏指令集计算机理论的系统结构,将二进制代码组织成VHDL语言描述的状态机输出,便于进一步的硬... 针对将复杂算法转化为硬件电路难度很大的问题,设计一种专用汇编器,可将由宏指令组成的汇编语言自动转化为二进制代码表示的机器语言,并根据宏指令集计算机理论的系统结构,将二进制代码组织成VHDL语言描述的状态机输出,便于进一步的硬件优化设计。性能测试结果证明,该汇编器支持从汇编语言到硬件电路设计语言的自动转化,可较大地提高用硬件电路实现复杂算法的研发效率。 展开更多
关键词 指令 汇编语言 汇编器 指令计算 硬件电路
在线阅读 下载PDF
制作、传播计算机病毒等破坏性程序罪之认定 被引量:2
8
作者 赵廷光 朱华池 《信息网络安全》 2005年第10期44-45,共2页
关键词 计算机病毒 破坏性程序 制作 传播 计算指令 计算机程序 电脑病毒 程序代码 《刑法》
在线阅读 下载PDF
并行CISC指令译码器的设计与实现
9
作者 张骏 樊晓桠 张萌 《计算机应用研究》 CSCD 北大核心 2007年第11期200-202,共3页
针对x86系列兼容微处理器串行译码速度慢、效率低的缺点,提出了一种并行译码器设计方案。该方案将整个译码过程分为长度译码和地址译码两个阶段进行流水译码,在指令不带前缀的情况下单拍完成长度译码,支持任意两条指令并行译码,提高了... 针对x86系列兼容微处理器串行译码速度慢、效率低的缺点,提出了一种并行译码器设计方案。该方案将整个译码过程分为长度译码和地址译码两个阶段进行流水译码,在指令不带前缀的情况下单拍完成长度译码,支持任意两条指令并行译码,提高了译码效率。其使用Verilog-HDL进行描述,SYNOPSYS-DV在SMIC CMOS0.18工艺库下进行综合。结果表明完全达到了设计要求。 展开更多
关键词 指令 微处理器 译码器 复杂指令系统计算
在线阅读 下载PDF
应用于NV系综量子实验调控的数字锁相放大器设计与实现
10
作者 邓宇轩 徐南阳 +1 位作者 陈宝 周明媞 《合肥工业大学学报(自然科学版)》 北大核心 2025年第1期44-49,共6页
文章设计一种应用于金刚石氮空位(nitrogen-vacancy,NV)系综量子实验的数字锁相放大器。为实现高速模拟与数字信号的采样、输出以及软硬件协同与同步处理能力,设计采用ZYNQ-7010芯片作为核心器件,基于现场可编程门阵列(field programmab... 文章设计一种应用于金刚石氮空位(nitrogen-vacancy,NV)系综量子实验的数字锁相放大器。为实现高速模拟与数字信号的采样、输出以及软硬件协同与同步处理能力,设计采用ZYNQ-7010芯片作为核心器件,基于现场可编程门阵列(field programmable gate array,FPGA)与精简指令集计算机(reduced instruction set computer,RISC)微处理器(advanced RISC machines,ARM)内核的基本架构,同时搭载双路高采样率的模数转换器(analog to digital converter,ADC)和数模转换器(digital to analog converter,DAC)。整套系统可以同时进行多路锁相放大处理,输入模拟噪声低至1 nV/Hz 1/2,采样率高达125 MS/s,数据传输带宽可达800 Mib/s,具有集成化程度高、易操控、锁相准确性较高等特点。该设计成功应用在NV系综实验平台上,光探测磁共振(optically detected magnetic resonance,ODMR)实验及后续计算结果表明,使用文中锁相放大器的磁强计灵敏度可以达到1.23 nT/Hz 1/2。 展开更多
关键词 现场可编辑门阵列(FPGA) 精简指令计算机微处理器(ARM) 模数转换器(ADC) 锁相放大器 光探测磁共振(ODMR)
在线阅读 下载PDF
计算机科学知识讲座 第四讲 程序设计语言与程序设计
11
作者 何炎祥 彭堂玉 《学习与实践》 北大核心 1996年第11期54-56,共3页
最初,人和计算机打交道必须使用计算机指令系统的指令。这些指令的集合就是该计算机的机器语言,即计算机可以“理解”的语言。但机器语言繁琐、复杂、难记、难辨认,于是人们就用符号名来表示机器指令的操作码、地址码、常量和变量等,从... 最初,人和计算机打交道必须使用计算机指令系统的指令。这些指令的集合就是该计算机的机器语言,即计算机可以“理解”的语言。但机器语言繁琐、复杂、难记、难辨认,于是人们就用符号名来表示机器指令的操作码、地址码、常量和变量等,从而产生了汇编语言。 展开更多
关键词 程序设计语言 程序设计方法 计算指令系统 顺序语言 机器语言 汇编语言 高级语言 交互式语言 语言程序 低级语言
在线阅读 下载PDF
一种加速访存地址计算的编译优化
12
作者 高秀武 姜军 +1 位作者 白书敬 黄亮明 《计算机工程》 CAS CSCD 北大核心 2023年第1期173-180,共8页
在国产申威高性能多核服务器系统中,基础编译系统对应用程序中访存操作进行代码生成时,没有考虑国产处理器指令特征,导致编译器生成的访存地址计算代码效率较低,影响国产高性能处理器的性能。为充分发挥国产处理器高性能计算能力,提出... 在国产申威高性能多核服务器系统中,基础编译系统对应用程序中访存操作进行代码生成时,没有考虑国产处理器指令特征,导致编译器生成的访存地址计算代码效率较低,影响国产高性能处理器的性能。为充分发挥国产处理器高性能计算能力,提出一种加速访存地址计算的编译优化方法。加速访存地址计算编译优化基于处理器支持带扩展因子的运算指令,在编译器后端内存地址表达式合法性检查中,添加针对乘加模式的地址计算表达式合法性检查算法,自动识别地址表达式中存在的乘加运算并进行合法性检验,对符合条件的地址表达式在代码生成阶段匹配生成带扩展因子的运算指令来快速计算访存地址,从而加快访存指令的发射与执行以及应用程序中的访存地址生成,提升访存效率。使用行业标准性能测试集SPEC CPU2006对优化效果进行评测,结果表明,相比优化前SPECspeed Integer与SPECspeed Float Point两个子集,该优化方法平均性能分别提高了2.53%与1.50%。 展开更多
关键词 精简指令计算 地址计算 代码生成 编译优化 多核处理器
在线阅读 下载PDF
连DJS-131计算机CAMAC机箱控制器
13
作者 芮钧如 韩祥华 《仪器仪表学报》 EI CAS 1981年第1期76-82,共7页
本文介绍的CAMAC机箱控制器用于连接国内广泛应用的DJS-131系列小型通用计算机。它有程序I/O传输和数据通道传输二种方式,通过组合3种Q成组方式和DJS-131机数据通道的输入、输出、加1和加字等功能,能实现多种数据传输。本文介绍箱控制... 本文介绍的CAMAC机箱控制器用于连接国内广泛应用的DJS-131系列小型通用计算机。它有程序I/O传输和数据通道传输二种方式,通过组合3种Q成组方式和DJS-131机数据通道的输入、输出、加1和加字等功能,能实现多种数据传输。本文介绍箱控制器的基本结构和设计特点,指出获得高速成批数据传输的按排,最后举出二个已获成功使用的例子。 展开更多
关键词 CAMAC DJS-131 控制器原理 通用计算 数据通道 通道传输 数据传输 计算指令 成组 仪器仪表学报
在线阅读 下载PDF
EPIC微体系结构的存储级并行执行模型的研究 被引量:1
14
作者 邓让钰 陈海燕 +2 位作者 邢座程 谢伦国 曾献君 《计算机学报》 EI CSCD 北大核心 2007年第1期74-80,共7页
描述了一种可以有效提高存储级并行(Memory Level Parallelism,MLP)的指令优化锁步执行模型———OLSM(Opti mized Lock-Step execution Model)执行模型,并建立了一种能体现OLSM模型思想的层次存储结构.OLSM允许显示并行指令计算(Explic... 描述了一种可以有效提高存储级并行(Memory Level Parallelism,MLP)的指令优化锁步执行模型———OLSM(Opti mized Lock-Step execution Model)执行模型,并建立了一种能体现OLSM模型思想的层次存储结构.OLSM允许显示并行指令计算(Explicit Parallel Instruction Computing,EPIC)微处理器实现一定程度的乱序执行,解决了传统超长指令字(Very Long Instruction Word,VLI W)锁步执行的缺陷,可以充分利用结构中的大量计算和存储资源,最大化隐藏存储延迟、提高MLP. 展开更多
关键词 显示并行指令计算 单位延迟 非单位延迟 存储级并行 优化的锁步执行模型
在线阅读 下载PDF
一种新体系结构、带Java功能的32位嵌入式微处理器设计 被引量:1
15
作者 徐科 忻凌 +1 位作者 朱柯嘉 闵昊 《小型微型计算机系统》 CSCD 北大核心 2005年第1期90-95,共6页
针对嵌入式系统设计了一个带 Java功能的 32位嵌入式微处理器 ,具有两种工作模式 ,支持本地 RISC指令集和 Java字节码两套指令系统 ,并能够在两种状态之间进行无缝的切换 .与现有的同类微处理器比较 ,性能有较大提高 .
关键词 嵌入式 精简指令计算 流水线 通用寄存器组 JAVA CACHE 堆栈 折叠 前推
在线阅读 下载PDF
基于ARM的皮肤听声系统的设计 被引量:2
16
作者 李建文 贺慧杰 《计算机工程与设计》 CSCD 北大核心 2011年第1期107-109,284,共4页
为了提高皮肤听声器的性能,提出了一种基于ARM(先进的精简指令计算机处理器)的嵌入式皮肤听声系统设计方案,包括硬件设计、软件设计与一些滤波算法的实现。该系统在原来皮肤听声器的模拟电路中加入数字电路的设计,将嵌入式技术、皮肤听... 为了提高皮肤听声器的性能,提出了一种基于ARM(先进的精简指令计算机处理器)的嵌入式皮肤听声系统设计方案,包括硬件设计、软件设计与一些滤波算法的实现。该系统在原来皮肤听声器的模拟电路中加入数字电路的设计,将嵌入式技术、皮肤听声技术与语音识别技术相融合,不仅可以让听觉障碍者通过皮肤感知到声音,还可以把说话人的声音信号以文本形式在屏幕上加以显示。实验结果表明,该系统提高了皮肤听声器的识别率,有效地解决了部分简单语音辨析难的问题。 展开更多
关键词 ARM(先进的精简指令计算机微处理器) 皮肤听声 语音识别 嵌入式 滤波
在线阅读 下载PDF
应用ARM技术的电子自动秤的系统研究 被引量:2
17
作者 陈士祥 《包装与食品机械》 CAS 2007年第4期48-51,共4页
本文针对传统的电子自动秤在动态工作过程中出现的采集和转换速度慢、计量精度低、重复性差、易受干扰等不足,提出了关于系统设计的思路。该项研究将有助于促进电子自动秤的性能提高和功能扩展,对计量生产过程的自动化改造也具有重要的... 本文针对传统的电子自动秤在动态工作过程中出现的采集和转换速度慢、计量精度低、重复性差、易受干扰等不足,提出了关于系统设计的思路。该项研究将有助于促进电子自动秤的性能提高和功能扩展,对计量生产过程的自动化改造也具有重要的意义。 展开更多
关键词 动态精度 重复性 高级精简指令计算 三级供料 称量装置 传感器 整理
在线阅读 下载PDF
基于ARM的码激励线性预测编解码系统的实现 被引量:1
18
作者 李春泉 徐少平 《计算机工程与设计》 CSCD 北大核心 2012年第9期3411-3416,共6页
为了克服单DSP码激励线性预测语音系统通用性差、双处理器系统(ARM和DSP)码激励线性预测语音设计成本高和硬件接口设计复杂及稳定性低等问题,提出使用单片S3c2410处理器芯片实现码激励线性预测语音系统;包括算法分析,系统硬件平台设计... 为了克服单DSP码激励线性预测语音系统通用性差、双处理器系统(ARM和DSP)码激励线性预测语音设计成本高和硬件接口设计复杂及稳定性低等问题,提出使用单片S3c2410处理器芯片实现码激励线性预测语音系统;包括算法分析,系统硬件平台设计和系统软件设计。实验结果表明,在不降低系统语音性能的同时,采用单片S3c2410处理器,能够提高系统通用性和稳定性,降低设计的复杂性和成本。 展开更多
关键词 码激励线性预测 语音信号 编解码 ARM(先进的精简指令计算机微处理器) S3C2410(三星2410ARM处理器)
在线阅读 下载PDF
基于EPIC的同时多线程处理器取指策略
19
作者 贾小敏 孙彩霞 张民选 《计算机工程》 CAS CSCD 北大核心 2007年第4期256-258,262,共4页
EPIC硬件简单,同时多线程易于开发线程级并行,在EPIC上实现同时多线程可以结合二者的优点。取指策略对同时多线程处理器的性能有重要影响。该文介绍了几种有代表性的超标量同时多线程处理器取指策略,分析了这些策略在EPIC同时多线程处... EPIC硬件简单,同时多线程易于开发线程级并行,在EPIC上实现同时多线程可以结合二者的优点。取指策略对同时多线程处理器的性能有重要影响。该文介绍了几种有代表性的超标量同时多线程处理器取指策略,分析了这些策略在EPIC同时多线程处理器上的适用性,提出了一种新的适用于EPIC的取指策略SICOUNT。分析表明SICOUNT策略可以充分利用EPIC软硬件协同的优势,在选择取指线程时使用编译器所提供的停顿信息,能更精确地估计各个线程的流动速度,使取出指令的质量更高。 展开更多
关键词 显式并行指令计算 同时多线程 取指策略 ITANIUM SICOUNT
在线阅读 下载PDF
基于EPIC同时多线程处理器的寄存器堆设计
20
作者 黄彩霞 《计算机工程与科学》 CSCD 北大核心 2009年第10期143-146,共4页
在体现EPIC设计思想的Itanium微处理器中,寄存器堆的管理是通过寄存器堆栈引擎(RSE)技术实现的。EPIC硬件简单,动态同时多线程(DSMT)易于开发线程级并行,针对结合二者优点的EDSMT微体系结构,我们提出一种基于映射表的寄存器堆管理方法—... 在体现EPIC设计思想的Itanium微处理器中,寄存器堆的管理是通过寄存器堆栈引擎(RSE)技术实现的。EPIC硬件简单,动态同时多线程(DSMT)易于开发线程级并行,针对结合二者优点的EDSMT微体系结构,我们提出一种基于映射表的寄存器堆管理方法—MTRSE。该方法兼容Itanium体系结构,支持同时多线程,并提高了寄存器资源使用效率。实验表明,当线程数为3或4时,该方法对于寄存器资源有40%使用效率的提升。 展开更多
关键词 寄存器堆栈引擎RSE 显式并行指令计算EPIC 动态同时多线程DSMT 映射表 寄存器堆栈 寄存器旋转
在线阅读 下载PDF
上一页 1 2 3 下一页 到第
使用帮助 返回顶部