-
题名一种基于值预测和指令复用的按序处理器预执行机制
被引量：1
- 1
-
-
作者
党向磊
王箫音
佟冬
陆俊林
易江芳
王克义
-
机构
北京大学微处理器研究开发中心
-
出处
《电子学报》
EI
CAS
CSCD
北大核心
2011年第12期2880-2883,共4页
-
基金
国家863高技术研究发展计划(No.2006AA010202)
中国博士后科学基金资助项目(No.20110490208)
-
文摘
为提高按序处理器的性能和能效性,本文提出一种基于值预测和指令复用的预执行机制(PVPIR).与传统预执行方法相比,PVPIR在预执行过程中能够预测失效Load指令的读数据并使用预测值执行与该Load指令数据相关的后续指令,从而对其中的长延时缓存失效提前发起存储访问以提高处理器性能.在退出预执行后,PVPIR通过复用有效的预执行结果来避免重复执行已正确完成的指令,以降低预执行的能耗开销.PVPIR实现了一种结合跨距(Stride)预测和AVD(Address-Value Delta)预测的值预测器,只记录发生过长延时缓存失效的Load指令信息,从而以较小的硬件开销取得较好的值预测效果.实验结果表明,与Runahead-AVD和iEA方法相比,PVPIR将性能分别提升7.5%和9.2%,能耗分别降低11.3%和4.9%,从而使能效性分别提高17.5%和12.9%.
-
关键词
预执行
值预测
指令复用
访存延时包容
-
Keywords
pre-execution
value prediction
instruction reuse
load latency tolerance
-
分类号
TP302.7
[自动化与计算机技术—计算机系统结构]
-
