期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
面向FPGA-TDL-TDC的延迟时间逐位校准网络
1
作者
许玥
谢杰
+2 位作者
曾中明
张宝顺
吴东岷
《电子测量与仪器学报》
CSCD
北大核心
2024年第7期89-96,共8页
时间数字转换器(TDC)是一种将信号脉冲之间时间间隔的连续模拟量转换为离散数字量的设备。基于现场可编程逻辑门阵列(FPGA)内部进位链资源实现抽头延迟链-时间数字转换器(TDL-TDC)的方法被广泛应用,但TDL-TDC中每个延迟单元的延迟时间...
时间数字转换器(TDC)是一种将信号脉冲之间时间间隔的连续模拟量转换为离散数字量的设备。基于现场可编程逻辑门阵列(FPGA)内部进位链资源实现抽头延迟链-时间数字转换器(TDL-TDC)的方法被广泛应用,但TDL-TDC中每个延迟单元的延迟时间数值受运行温度变化的影响较大,目前使用码密度测试、线性补偿或高阶泰勒函数拟合等的TDC校准方法不能很好地拟合复杂温度变化情况下长延迟链中各单元延迟时间的变化趋势。为继续满足TDC工作精度要求,提出了一种基于多层感知机(MLP)的神经网络校准方案,以延迟链中128个延迟单元的延迟时间数据和相应温度数据作为训练样本建立4层MLP。工作时通过反馈当前运行温度信息,可以独立给出每个延迟单元的延迟时间数值,以用于计算待测脉冲之间的时间间隔。实验验证了校准网络对温度变化的补偿作用,该网络可以移植于不同的FPGA芯片。测量得到校准网络的准确率为91%,实现TDC分辨率为34 ps。
展开更多
关键词
现场可编程逻辑门阵列
抽头
延迟
链
-时间数字转换器
多层感知机
神经网络校准
在线阅读
下载PDF
职称材料
一种FPGA⁃TDC防气泡误差编码器设计
2
作者
陆江镕
李文昌
+2 位作者
刘剑
张天一
王彦虎
《半导体技术》
CAS
北大核心
2024年第5期471-475,482,共6页
在设计基于现场可编程门阵列(FPGA)的时间数字转换器(TDC)时,时钟偏斜等因素产生的气泡误差会造成抽头延迟链(TDL)中的延迟单元失效,导致TDC的分辨率变差。提出了一种防气泡误差编码器,通过统计抽头延迟链中发生变化的抽头个数,该编码...
在设计基于现场可编程门阵列(FPGA)的时间数字转换器(TDC)时,时钟偏斜等因素产生的气泡误差会造成抽头延迟链(TDL)中的延迟单元失效,导致TDC的分辨率变差。提出了一种防气泡误差编码器,通过统计抽头延迟链中发生变化的抽头个数,该编码器使抽头延迟链跳变顺序按照时间顺序映射,从而消除气泡误差的影响。利用Xilinx Virtex UltraScale+FPGA对该防气泡误差编码器的有效性进行验证,使用该编码器后,基于双端采样法的抽头延迟链TDC分辨率由3.18 ps提升至1.76 ps。实验结果表明,所提出的防气泡误差编码器能够解决气泡误差导致的延迟单元失效的问题,避免分辨率的损失。
展开更多
关键词
时间数字转换器(TDC)
现场可编程门阵列(FPGA)
气泡误差
编码器
抽头
延迟
链
(
tdl
)
在线阅读
下载PDF
职称材料
题名
面向FPGA-TDL-TDC的延迟时间逐位校准网络
1
作者
许玥
谢杰
曾中明
张宝顺
吴东岷
机构
中国科学技术大学纳米技术与纳米仿生学院
中国科学院苏州纳米技术与纳米仿生研究所
出处
《电子测量与仪器学报》
CSCD
北大核心
2024年第7期89-96,共8页
基金
国家重点研发计划(2021YFB3202202)项目资助。
文摘
时间数字转换器(TDC)是一种将信号脉冲之间时间间隔的连续模拟量转换为离散数字量的设备。基于现场可编程逻辑门阵列(FPGA)内部进位链资源实现抽头延迟链-时间数字转换器(TDL-TDC)的方法被广泛应用,但TDL-TDC中每个延迟单元的延迟时间数值受运行温度变化的影响较大,目前使用码密度测试、线性补偿或高阶泰勒函数拟合等的TDC校准方法不能很好地拟合复杂温度变化情况下长延迟链中各单元延迟时间的变化趋势。为继续满足TDC工作精度要求,提出了一种基于多层感知机(MLP)的神经网络校准方案,以延迟链中128个延迟单元的延迟时间数据和相应温度数据作为训练样本建立4层MLP。工作时通过反馈当前运行温度信息,可以独立给出每个延迟单元的延迟时间数值,以用于计算待测脉冲之间的时间间隔。实验验证了校准网络对温度变化的补偿作用,该网络可以移植于不同的FPGA芯片。测量得到校准网络的准确率为91%,实现TDC分辨率为34 ps。
关键词
现场可编程逻辑门阵列
抽头
延迟
链
-时间数字转换器
多层感知机
神经网络校准
Keywords
FPGA
tdl
-TDC
multilayer perceptron
neural network calibration
分类号
TN79 [电子电信—电路与系统]
TP391 [自动化与计算机技术—计算机应用技术]
在线阅读
下载PDF
职称材料
题名
一种FPGA⁃TDC防气泡误差编码器设计
2
作者
陆江镕
李文昌
刘剑
张天一
王彦虎
机构
中国科学院半导体研究所固态光电信息技术实验室
中国科学院半导体研究所半导体超晶格国家重点实验室
中国科学院大学材料科学与光电技术学院
中国科学院大学集成电路学院
出处
《半导体技术》
CAS
北大核心
2024年第5期471-475,482,共6页
文摘
在设计基于现场可编程门阵列(FPGA)的时间数字转换器(TDC)时,时钟偏斜等因素产生的气泡误差会造成抽头延迟链(TDL)中的延迟单元失效,导致TDC的分辨率变差。提出了一种防气泡误差编码器,通过统计抽头延迟链中发生变化的抽头个数,该编码器使抽头延迟链跳变顺序按照时间顺序映射,从而消除气泡误差的影响。利用Xilinx Virtex UltraScale+FPGA对该防气泡误差编码器的有效性进行验证,使用该编码器后,基于双端采样法的抽头延迟链TDC分辨率由3.18 ps提升至1.76 ps。实验结果表明,所提出的防气泡误差编码器能够解决气泡误差导致的延迟单元失效的问题,避免分辨率的损失。
关键词
时间数字转换器(TDC)
现场可编程门阵列(FPGA)
气泡误差
编码器
抽头
延迟
链
(
tdl
)
Keywords
time⁃to⁃digital converter(TDC)
field programmable gate array(FPGA)
bubble error
encoder
tapped⁃delay line(
tdl
)
分类号
TN79 [电子电信—电路与系统]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
面向FPGA-TDL-TDC的延迟时间逐位校准网络
许玥
谢杰
曾中明
张宝顺
吴东岷
《电子测量与仪器学报》
CSCD
北大核心
2024
0
在线阅读
下载PDF
职称材料
2
一种FPGA⁃TDC防气泡误差编码器设计
陆江镕
李文昌
刘剑
张天一
王彦虎
《半导体技术》
CAS
北大核心
2024
0
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
