-
题名阵列探测器L1触发系统加法电路优化设计
- 1
-
-
作者
张晰
千奕
王晓辉
李良辉
杨振雷
苏弘
-
机构
中国科学院近代物理研究所
中国科学院大学
-
出处
《核电子学与探测技术》
CAS
北大核心
2015年第12期1212-1215,共4页
-
基金
国家自然科学基金(11475233
11305233)资助
-
文摘
针对兰州重离子加速器外靶终端硅微条阵列探测器L1触发系统,设计了一个基于Xilinx7系列FPGA芯片的改进加法逻辑电路,利用快速进位链结构,对加法电路模块进行优化。对优化后加法电路结构和同类传统加法电路比较,并对逻辑时延进行和结构性能建模分析。仿真和测试结果表明:优化后模块逻辑时延3 ns左右,相比传统加法逻辑,系统死时间低,有效采集事例率高,能够满足L1触发系统的要求。
-
关键词
硅微条阵列探测器
死时间
现场可编程逻辑门阵列
L1触发
快速进位加法器
-
Keywords
silicon micro-strip array detector
dead time
FPGA
L1 sub-trigger system
fast carry logic adder
-
分类号
TL8
[核科学技术—核技术及应用]
-
-
题名DSP专用高速乘法器的设计
- 2
-
-
作者
李磊
何春
曾波
-
机构
电子科技大学电科院
-
出处
《微电子学与计算机》
CSCD
北大核心
2008年第6期57-59,62,共4页
-
文摘
介绍了一种DSP专用高速乘法器的设计方法.该乘法器采用了最优化Booth编码算法,降低了部分乘积的数目,采用Wallace Tree最优化的演算法和快速超前进位加法器来进一步提高电路的运算速度.该乘法器在一个时钟周期内可以完成16位有符号/无符号二进制数乘法运算和复乘运算,在slow corner下最高频率可达220MHz以上.本乘法器是一DSP内核的专用乘法单元,整个设计简单高效.
-
关键词
乘法器
Booth编码算法
Wallace树形结构
快速超前进位加法器
-
Keywords
multiplier
optimal Booth coder
optimal Wallace Tree
FCLA
-
分类号
TN4
[电子电信—微电子学与固体电子学]
-
