期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
用于流水线ADC的无采样保持运放前端电路
被引量：
3
1
作者
陈迪平
张仁梓
+2 位作者
曹伦武
陈卓俊
曾健平
《湖南大学学报（自然科学版）》
EI
CAS
CSCD
北大核心
2020年第10期86-91,共6页
为了降低流水线模数转换器功耗与提升输入信号范围,设计了一种无采样保持运放前端电路.移除采样保持运放降低了功耗,并改进开关时序进一步降低电路功耗;同时改进传统开关电容比较器输入,使得模数转换器可达到0~3.3 V满电源电压的量化范...
为了降低流水线模数转换器功耗与提升输入信号范围,设计了一种无采样保持运放前端电路.移除采样保持运放降低了功耗,并改进开关时序进一步降低电路功耗;同时改进传统开关电容比较器输入,使得模数转换器可达到0~3.3 V满电源电压的量化范围.将设计的无采样保持运放前端电路应用在一款低功耗12位50 MS/s流水线模数转换器进行验证,采用0.18μm 1P6M工艺进行流片,芯片面积为1.95 mm2.测试结果表明:3.3 V电压下,采样率为50 MS/s、输入信号频率为5.03 MHz时,信噪失真比(SNDR)为64.67 dB,无杂散动态范围(SFDR)为72.9 dB,功耗为65 mW.
展开更多
关键词
流水线模数转换器
无采样保持运放
孔径误差
开关电容比较器
在线阅读
下载PDF
职称材料
一种采用4bit MDAC的12bit流水线模数转换器
被引量：
2
2
作者
庞瑞龙
赵毅强
+1 位作者
岳森
秦国轩
《半导体技术》
CAS
CSCD
北大核心
2014年第2期93-97,102,共6页
采用GF 0.18μm标准CMOS工艺,设计并实现了一种12 bit 20 MS/s流水线模数转换器(ADC)。整体架构采用第一级4 bit与1.5 bit/级的相结合的方法。采用改进的增益数模单元(MDAC)结构和带驱动能力的栅自举开关来提高MDAC的线性度和精度。为...
采用GF 0.18μm标准CMOS工艺,设计并实现了一种12 bit 20 MS/s流水线模数转换器(ADC)。整体架构采用第一级4 bit与1.5 bit/级的相结合的方法。采用改进的增益数模单元(MDAC)结构和带驱动能力的栅自举开关来提高MDAC的线性度和精度。为了降低子ADC的功耗,采用开关电容式比较器。仿真结果表明,优化的带驱动的栅自举开关可减小采样保持电路(SHA)的负载压力,有效降低开关导通电阻,降低电路的非线性。测试结果表明:在20 MS/s的采样率下,输入信号为1.234 1 MHz时,该ADC的微分非线性(DNL)为+0.55LSB/-0.67LSB,积分非线性(INL)为+0.87LSB/-0.077LSB,信噪比(SNR)为73.21 dB,无杂散动态范围(SFDR)为69.72 dB,有效位数(ENOB)为11.01位。芯片面积为6.872 mm2,在3.3 V供电的情况下,功耗为115 mW。
展开更多
关键词
模数转换器(ADC)
增益数模(MDAC)
带驱动栅自举
开关
开关电容比较器
CMOS工艺
在线阅读
下载PDF
职称材料
题名
用于流水线ADC的无采样保持运放前端电路
被引量：
3
1
作者
陈迪平
张仁梓
曹伦武
陈卓俊
曾健平
机构
湖南大学物理与微电子科学学院
湖南进芯电子科技有限公司
出处
《湖南大学学报（自然科学版）》
EI
CAS
CSCD
北大核心
2020年第10期86-91,共6页
基金
国家自然科学青年基金资助项目(61804053)。
文摘
为了降低流水线模数转换器功耗与提升输入信号范围,设计了一种无采样保持运放前端电路.移除采样保持运放降低了功耗,并改进开关时序进一步降低电路功耗;同时改进传统开关电容比较器输入,使得模数转换器可达到0~3.3 V满电源电压的量化范围.将设计的无采样保持运放前端电路应用在一款低功耗12位50 MS/s流水线模数转换器进行验证,采用0.18μm 1P6M工艺进行流片,芯片面积为1.95 mm2.测试结果表明:3.3 V电压下,采样率为50 MS/s、输入信号频率为5.03 MHz时,信噪失真比(SNDR)为64.67 dB,无杂散动态范围(SFDR)为72.9 dB,功耗为65 mW.
关键词
流水线模数转换器
无采样保持运放
孔径误差
开关电容比较器
Keywords
pipelined Analog to Digital Converter(ADC)
Sample-and-Hold Amplifier(SHA)-less
aperture error
switched-capacitor comparator
分类号
TN495 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
一种采用4bit MDAC的12bit流水线模数转换器
被引量：
2
2
作者
庞瑞龙
赵毅强
岳森
秦国轩
机构
天津大学电子信息工程学院
出处
《半导体技术》
CAS
CSCD
北大核心
2014年第2期93-97,102,共6页
基金
国家重大科技专项资助项目(2012ZX03004008)
文摘
采用GF 0.18μm标准CMOS工艺,设计并实现了一种12 bit 20 MS/s流水线模数转换器(ADC)。整体架构采用第一级4 bit与1.5 bit/级的相结合的方法。采用改进的增益数模单元(MDAC)结构和带驱动能力的栅自举开关来提高MDAC的线性度和精度。为了降低子ADC的功耗,采用开关电容式比较器。仿真结果表明,优化的带驱动的栅自举开关可减小采样保持电路(SHA)的负载压力,有效降低开关导通电阻,降低电路的非线性。测试结果表明:在20 MS/s的采样率下,输入信号为1.234 1 MHz时,该ADC的微分非线性(DNL)为+0.55LSB/-0.67LSB,积分非线性(INL)为+0.87LSB/-0.077LSB,信噪比(SNR)为73.21 dB,无杂散动态范围(SFDR)为69.72 dB,有效位数(ENOB)为11.01位。芯片面积为6.872 mm2,在3.3 V供电的情况下,功耗为115 mW。
关键词
模数转换器(ADC)
增益数模(MDAC)
带驱动栅自举
开关
开关电容比较器
CMOS工艺
Keywords
analog to digital convener （ ADC ）
multiplying digital-to-analog convener （ MDAC ）
bootstrap switch with drive capability
switch-capacitor comparator
CMOS process
分类号
TN792 [电子电信—电路与系统]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
用于流水线ADC的无采样保持运放前端电路
陈迪平
张仁梓
曹伦武
陈卓俊
曾健平
《湖南大学学报（自然科学版）》
EI
CAS
CSCD
北大核心
2020
3
在线阅读
下载PDF
职称材料
2
一种采用4bit MDAC的12bit流水线模数转换器
庞瑞龙
赵毅强
岳森
秦国轩
《半导体技术》
CAS
CSCD
北大核心
2014
2
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
