期刊文献+
共找到3篇文章
< 1 >
每页显示 20 50 100
直接序列扩频伪码同步技术的研究与实现 被引量:2
1
作者 张庆顺 于凯 张锁良 《河北大学学报(自然科学版)》 CAS 北大核心 2020年第2期218-224,共7页
在直接序列扩频通信系统中,要想将原始数据完整、准确、无误地解扩出来,伪码同步的准确性、及时性是至关重要的.因此,针对直接序列扩频通信中伪码的同步问题,本文结合常规的延迟锁相跟踪环和滑动相关法的理论,以Xilinx公司的FPGA(现场... 在直接序列扩频通信系统中,要想将原始数据完整、准确、无误地解扩出来,伪码同步的准确性、及时性是至关重要的.因此,针对直接序列扩频通信中伪码的同步问题,本文结合常规的延迟锁相跟踪环和滑动相关法的理论,以Xilinx公司的FPGA(现场可编程门阵列)为核心控制单元设计电路,基于延迟锁相环,实现了伪码的捕获与跟踪.测试结果表明:该系统方法能够稳定有效地实现伪码的捕获,并且能够及时准确地进行伪码的跟踪. 展开更多
关键词 PN码 延时锁相环 捕获 跟踪 FPGA
在线阅读 下载PDF
一种结合施密特频率选择器的DLL型90°移相器 被引量:2
2
作者 梁承托 梁利平 王志君 《湖南大学学报(自然科学版)》 EI CAS CSCD 北大核心 2019年第8期110-116,共7页
为了应对传统延时锁相环(Delay locked loop,DLL)的谐波锁定问题,提出一种结合施密特频率选择器的DLL型90°移相器.采用施密特频率选择器和双数控延时线结构,有效提高该移相器的锁定频率范围.另外,提出的施密特频率选择器能有效抑... 为了应对传统延时锁相环(Delay locked loop,DLL)的谐波锁定问题,提出一种结合施密特频率选择器的DLL型90°移相器.采用施密特频率选择器和双数控延时线结构,有效提高该移相器的锁定频率范围.另外,提出的施密特频率选择器能有效抑制输入时钟频率噪声,使移相器稳定工作.在SMIC 55 nm CMOS工艺下流片,工作电压1.2 V,版图有效面积为0.131 mm^2.测试结果表明,提出的移相器在250 MHz到800 MHz频率范围内稳定工作;800 MHz时,功耗为5.98 mW,且90°相移时钟的抖动峰峰值和均方根值分别是25.9 ps和2.8 ps. 展开更多
关键词 延时锁相环 频率选择器 数控延时线 90°相移
在线阅读 下载PDF
一种无毛刺DLL型90°移相器设计 被引量:1
3
作者 梁承托 梁利平 王志君 《哈尔滨工业大学学报》 EI CAS CSCD 北大核心 2019年第10期68-75,共8页
延时锁相环(delay look loop,DLL)型90°移相器广泛应用于双倍数据率同步动态存储器(double data rate synchronous dynamic random access memory,DDR SDRAM)中对时钟信号进行90°相移,实现数据双沿采样,以提高数据传输速率.... 延时锁相环(delay look loop,DLL)型90°移相器广泛应用于双倍数据率同步动态存储器(double data rate synchronous dynamic random access memory,DDR SDRAM)中对时钟信号进行90°相移,实现数据双沿采样,以提高数据传输速率.数控延时线是DLL型90°移相器的重要组成部分.为解决传统数控延时线在延时调节过程中产生毛刺的问题,分析了传统数控延时线产生毛刺的原因,并提出一种结合锁存器和时钟门控单元的无毛刺数控延时线.引入锁存器和时钟门控使该无毛刺数控延时线的数字控制信号有序进行状态切换,达到抑制毛刺产生的目的.另外,将提出的无毛刺数控延时线应用于DLL型90°移相器中,成功消除了90°相移时钟的毛刺.设计采用SMIC 65 nm工艺来实现,供电电压为1.2 V,版图面积为0.018 mm^2,用HSPICE进行仿真,结果表明:该移相器的工作频率范围为217 MHz^1 GHz,工作在1 GHz时,功耗为2.8 mW;供电电压添加100 MHz 30 mV正弦波噪声时,90°相移时钟的抖动峰峰值和均方根值分别为17.77 ps和5.16 ps.而且,移相器在进行工艺、电压、温度(process-voltage-temperature,PVT)跟随调节过程中,输出的90°相移时钟可有效避免毛刺问题. 展开更多
关键词 无毛刺 数控延时线 双倍数据率 延时锁相环 移相器
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部