期刊文献+
共找到9篇文章
< 1 >
每页显示 20 50 100
顺序程序的并行转换器 被引量:1
1
作者 王义和 董文平 王振宇 《计算机工程与应用》 CSCD 北大核心 1990年第10期204-207,共4页
在分布式系统环境下,如何将在单机上运行的顺序程序转换成可在多机上并行执行的并行程序,是急待解决的问题。本文提出了一个基于程序相关图(PDG)的顺序程序的并行转换系统。该系统在相关分析的基础上,对相关图实施优化,系统地削弱了语... 在分布式系统环境下,如何将在单机上运行的顺序程序转换成可在多机上并行执行的并行程序,是急待解决的问题。本文提出了一个基于程序相关图(PDG)的顺序程序的并行转换系统。该系统在相关分析的基础上,对相关图实施优化,系统地削弱了语句间的数据相关性,提高了程序的并行性;并在优化的基础上对相关图进行分割,最终生成并行程序段。 展开更多
关键词 顺序程序 并行转换器
在线阅读 下载PDF
基于控阈技术的并行式A/D转换器设计 被引量:1
2
作者 吴训威 杭国强 《电子与信息学报》 EI CSCD 北大核心 2002年第2期250-256,共7页
该文将数字电路设计中空间-时间等效思想及阈值控制技术两者引入A/D转换器的设计,所设计出的A/D转换器在保证较高速度的同时具有相对简单的电路结构。
关键词 并行式A/D转换器 设计 数字电路设计 控阈技术 空间-时间等效
在线阅读 下载PDF
交替并行模数转换器系统通道的失配误差
3
作者 洪亮 张俊杰 《上海大学学报(自然科学版)》 CAS CSCD 北大核心 2009年第2期125-129,共5页
研究交替并行模数转换器(TIADC)系统的带宽失配误差效应,并在此基础上,推导出结合4种通道失配误差和量化误差的信纳比(SINAD)的数学表达式。这些公式能够为消除TIADC通道失配误差提供理论依据。最后,通过仿真验证了公式的有效性。
关键词 交替并行模数转换器 带宽失配误差 信纳比
在线阅读 下载PDF
基于0.13μm SiGe BiCMOS工艺的10 GS/s、3 bit模数转换器 被引量:2
4
作者 张翼 沈宇 +3 位作者 李晓鹏 杨磊 刘中华 郭宇锋 《南京邮电大学学报(自然科学版)》 北大核心 2019年第5期26-33,共8页
基于0.13μm SiGe BiCMOS工艺,文中设计了超高速全并行模数转换器,其时钟采样率为10 GS/s、精度为3 bit。该模数转换器采用全差分的电路结构,其中跟踪保持放大器采用电容增强技术获得大带宽。设计中采用差分编码技术降低编码电路的误码... 基于0.13μm SiGe BiCMOS工艺,文中设计了超高速全并行模数转换器,其时钟采样率为10 GS/s、精度为3 bit。该模数转换器采用全差分的电路结构,其中跟踪保持放大器采用电容增强技术获得大带宽。设计中采用差分编码技术降低编码电路的误码率,提高工作速度。电路仿真结果表明,当时钟采样率为10 GS/s时,ADC电路的微分非线性和积分非线性均小于0.2 LSB。该ADC电路在输入信号频率低于10 MHz时的有效位数大于2.8位,在输入信号频率为1 GHz时的有效位数大于2.5位。在-5 V和-3.3 V供电电压下,电路的总功耗为1.6 W,芯片面积为1.0 mm×1.2 mm。 展开更多
关键词 并行模数转换器 SIGE BICMOS工艺 差分编码电路 超高速
在线阅读 下载PDF
10bit 100MS/s混合型模数转换器 被引量:2
5
作者 张章 余文成 解光军 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2018年第3期80-85,116,共7页
为了提高模数转换器的性能,将全并行模数转换器和逐次逼近型模数转换器相结合,设计了一种混合型模数转换器.为了进一步降低混合型模数转换器的功耗,提出了一种高位电容跳过与复用的开关策略.理论分析表明,相对于合并电容开关策略,提出... 为了提高模数转换器的性能,将全并行模数转换器和逐次逼近型模数转换器相结合,设计了一种混合型模数转换器.为了进一步降低混合型模数转换器的功耗,提出了一种高位电容跳过与复用的开关策略.理论分析表明,相对于合并电容开关策略,提出的开关策略使电容阵列所需的电容总数减少了一半,电平切换功耗降低了81.22%.最后,基于中芯国际0.18μm工艺,对混合型模数转换器进行仿真.当采样频率为100MS/s、输入频率为48.144 531 25MHz的正弦波信号时,输出信号的无杂散波动态范围为75.879dB,有效位数为9.902bit,功耗为2.41mW,品质因数为25.19fJ/conversion-step.仿真结果表明,这种混合型模数转换器利用提出的开关策略能在功耗、速率和面积上实现很好的折中. 展开更多
关键词 并行模数转换器 逐次逼近型模数转换器 开关切换策略 高位电容跳过与复用
在线阅读 下载PDF
一种基于高速并行A/D转换的激光Z扫描的高频窄脉冲信号幅值测量系统的设计
6
作者 王海燕 邹丽新 马励行 《现代电子技术》 2009年第3期105-107,110,共4页
提出了一种基于激光Z扫描的高频窄先脉冲信号幅值测量的电路设计,采用MAX964进行高速并行A/D转换.并以AT89C52单片机作为处理器,通过RS232C串行口通讯,实现对高频窄脉冲激光信号幅值测量数据实时采集。给出实验采集的多组数据,通... 提出了一种基于激光Z扫描的高频窄先脉冲信号幅值测量的电路设计,采用MAX964进行高速并行A/D转换.并以AT89C52单片机作为处理器,通过RS232C串行口通讯,实现对高频窄脉冲激光信号幅值测量数据实时采集。给出实验采集的多组数据,通过对实验数据的分析,说明该设计可准确测量宽度约4~5ns高频窄激光脉冲信号的幅度,测量误差约为:±3%~±5%,由此使Z扫描实验系统大大简化。 展开更多
关键词 高频窄脉冲 高速并行A/D转换器 Z扫描 微处理器
在线阅读 下载PDF
一种用于时延积分CMOS图像传感器的10 bit全差分双斜坡模数转换器 被引量:2
7
作者 张鹤玖 余宁梅 +1 位作者 吕楠 刘尕 《电子与信息学报》 EI CSCD 北大核心 2019年第6期1466-1471,共6页
为了满足时间延时积分(TDI)CMOS图像传感器转换全差分信号的需要,同时符合列并行电路列宽的限制,该文提出并实现了一种10 bit全差分双斜坡模数转换器(ADC)。在列并行单斜坡ADC的基础上,采用2个电容的上极板对差分输入进行采样,电容下极... 为了满足时间延时积分(TDI)CMOS图像传感器转换全差分信号的需要,同时符合列并行电路列宽的限制,该文提出并实现了一种10 bit全差分双斜坡模数转换器(ADC)。在列并行单斜坡ADC的基础上,采用2个电容的上极板对差分输入进行采样,电容下极板接2个斜坡输出完成量化。基于电流舵结构的斜坡发生器同时产生上升和下降斜坡,2个斜坡的台阶电压大小相等。该电路使用SMIC 0.18μm CMOS工艺设计实现,ADC以19.49 k S/s的采样频率对1.32 kHz的输入进行采样,仿真得到无杂散动态范围和有效位数分别为87.92 dB和9.84 bit。测试显示该ADC的微分非线性误差和积分非线性误差分别为–0.7/+0.6 LSB和–2.6/+2.1 LSB。 展开更多
关键词 并行模数转换器 全差分输入 电流舵斜坡发生器 比较器
在线阅读 下载PDF
基于CMOS图像传感器应用的斜坡发生器 被引量:1
8
作者 张生才 龚川 +1 位作者 姚素英 徐江涛 《哈尔滨工业大学学报》 EI CAS CSCD 北大核心 2008年第7期1148-1151,共4页
基于CMOS图像传感器应用,针对列并行的单斜模数转换器设计了一种内在精度高、分辨率可调的斜坡发生器IP核.在建立数学模型的基础上,通过改变参考电压实现分辨率在8bits与10bits之间可调.在3.3V电源电压、10MHz采样时钟下,平均功耗为2.28... 基于CMOS图像传感器应用,针对列并行的单斜模数转换器设计了一种内在精度高、分辨率可调的斜坡发生器IP核.在建立数学模型的基础上,通过改变参考电压实现分辨率在8bits与10bits之间可调.在3.3V电源电压、10MHz采样时钟下,平均功耗为2.288mw;8位分辨率时最大微分非线性和积分非线性分别为0.12LSB和0.32LSB;10位分辨率时微分非线性<0.38LSB,积分非线性<0.54LSB,满足百万像素阵列数据处理要求.整体CMOS图像传感器芯片采用Chartered 0.35 μm CMOS工艺实现,斜坡发生器所占有效面积仅为150×112μm2. 展开更多
关键词 CMOS图像传感器 斜坡发生器 内在精度 可调分辨率 并行单斜模数转换器
在线阅读 下载PDF
基于K渐变传输线的TIADC低失配宽带前端功率分配器设计 被引量:1
9
作者 霍然 邹月娴 《数据采集与处理》 CSCD 北大核心 2011年第6期702-708,共7页
并行交替模拟数字转换器(Time-interleaved analog-to-digital convertor,TIADC)是实现高速高精度模拟数字转换的有效方法。TIADC中各通道电气特性的不一致引入了通道间失配,这大大降低了TIADC系统的性能。宽带低失配TIADC前端模块的设... 并行交替模拟数字转换器(Time-interleaved analog-to-digital convertor,TIADC)是实现高速高精度模拟数字转换的有效方法。TIADC中各通道电气特性的不一致引入了通道间失配,这大大降低了TIADC系统的性能。宽带低失配TIADC前端模块的设计和实现是降低TIADC系统通道失配的关键。本文针对超高速高精度TIADC系统,提出了基于K渐变传输线的宽带低失配功率分配器架构,并针对8通道12 bit 4 Gsps的TIADC系统进行设计、仿真和实现研究。研究结果表明,本设计具有通道易扩展、宽带和低失配的优良特性,为高速高精度TIADC系统的低失配宽带前端功率分配器设计提供了可行方案。 展开更多
关键词 K渐变 并行交替模拟数学转换器 前端模块 功率分配器
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部