检索结果-维普期刊中文期刊服务平台

具有SLA结构的12位并行计数器架构的设计: 1; 作者张为赵创苗林《仪表技术与传感器》 CSCD 北大核心 2020年第9期46-50,共5页; 针对高速电路中的高工作频率,低功耗且避免产生毛刺的需求,设计了的具有SLA结构的12位高速并行计数器。SLA结构使得工作频率相比于传统计数器更高,且避免产生毛刺。触发器是使用13个晶体管来实现的TSPC型D触发器,它所含晶体管数目少且... 展开更多; 关键词真单向时钟触发器状态预估低功耗高速并行计数器; 在线阅读下载PDF 职称材料

并行折叠计数器的BIST方案被引量：4: 2; 作者梁华国李鑫 +2 位作者陈田王伟易茂祥《电子学报》 EI CAS CSCD 北大核心 2012年第5期1030-1033,共4页; 本文提出了一种新的基于初始状态的并行折叠计数结构,并给出了建议的多扫描链的BIST方案.与国际上同类方法相比,该方案需要更少的测试数据存储容量、更短的测试应用时间,其平均测试应用时间是同类方案的0.265%,并且能很好地适用于传统的... 展开更多; 关键词内建自测试线性反馈移位寄存器并行折叠计数器多扫描链测试数据压缩; 在线阅读下载PDF 职称材料

并行折叠计数器状态向量选择生成被引量：1: 3; 作者易茂祥余成林 +3 位作者方祥圣黄正峰欧阳一鸣梁华国《计算机研究与发展》 EI CSCD 北大核心 2015年第11期2468-2475,共8页; 测试模式生成对集成电路内建自测试(built-in self-test,BIST)的效率具有重要影响.现有的并行折叠计数器(parallel folding counter,PFC)只能实现状态向量(state vector,SV)的顺序折叠计算,导致大量冗余模式产生而限制了其在BIST中的应... 展开更多; 关键词内建自测试并行折叠计数器状态向量折叠距离选择生成翻转控制向量; 在线阅读下载PDF 职称材料

作为D/A的电压型阶梯波发生器的设计原则和误差分析: 4; 作者赵哲身《电测与仪表》 1985年第2期42-44,共3页; 阶梯波发生器广泛地应用于各种控制仪器之中。电压输出型的阶梯波发生器本质上是一种数模转换器(D/A)。和作为D/A的电流输出型阶梯波发生器相比,它的主要优点是结构简单、成本低、转换速度高。本文主要讨论它的设计原则,提高它的D/A转... 展开更多; 关键词阶梯波发生器输出型电压型 D/A 权电阻网络并行计数器误差分析数值分析; 在线阅读下载PDF 职称材料

题名具有SLA结构的12位并行计数器架构的设计: 1; 作者张为赵创苗林; 机构天津大学微电子学院长江存储科技有限公司设计部门; 出处《仪表技术与传感器》 CSCD 北大核心 2020年第9期46-50,共5页; 文摘针对高速电路中的高工作频率,低功耗且避免产生毛刺的需求,设计了的具有SLA结构的12位高速并行计数器。SLA结构使得工作频率相比于传统计数器更高,且避免产生毛刺。触发器是使用13个晶体管来实现的TSPC型D触发器,它所含晶体管数目少且速度快。该设计使用80 nm CMOS工艺,Cadence Virtuoso和HSPICE实现。结果表明:设计的计数器最差情况下工作频率为1.03 GHz,平均功耗为169.13μW。; 关键词真单向时钟触发器状态预估低功耗高速并行计数器; Keywords TSPC State look ahead low power high speed parallel counter; 分类号 TN47 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名并行折叠计数器的BIST方案被引量：4: 2; 作者梁华国李鑫陈田王伟易茂祥; 机构合肥工业大学电子科学与应用物理学院合肥工业大学计算机与信息学院; 出处《电子学报》 EI CAS CSCD 北大核心 2012年第5期1030-1033,共4页; 基金国家自然科学基金(No.60876028) 博士点基金(No.200803590006) 安徽高校省级自然科学研究重点项目(No.KJ2010A280); 文摘本文提出了一种新的基于初始状态的并行折叠计数结构,并给出了建议的多扫描链的BIST方案.与国际上同类方法相比,该方案需要更少的测试数据存储容量、更短的测试应用时间,其平均测试应用时间是同类方案的0.265%,并且能很好地适用于传统的EDA设计流程.; 关键词内建自测试线性反馈移位寄存器并行折叠计数器多扫描链测试数据压缩; Keywords built-in self-test （BIST） linear feedback shift registers （LFSR） paraUel folding counters multiple scanchains test data compression; 分类号 TN407 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名并行折叠计数器状态向量选择生成被引量：1: 3; 作者易茂祥余成林方祥圣黄正峰欧阳一鸣梁华国; 机构合肥工业大学电子科学与应用物理学院合肥工业大学计算机与信息学院; 出处《计算机研究与发展》 EI CSCD 北大核心 2015年第11期2468-2475,共8页; 基金国家自然科学基金项目(61371025 61474036 61274036); 文摘测试模式生成对集成电路内建自测试(built-in self-test,BIST)的效率具有重要影响.现有的并行折叠计数器(parallel folding counter,PFC)只能实现状态向量(state vector,SV)的顺序折叠计算,导致大量冗余模式产生而限制了其在BIST中的应用.提出一种支持状态向量选择生成的并行折叠计数器,采用固定的初始翻转控制向量(flip control vector,FCV),建立折叠距离与翻转控制向量的内在逻辑关系.通过位替换控制逻辑对折叠距离(folding distance,FD)的译码输出,控制折叠距离最低位对初始翻转控制向量的位替换,产生翻转控制向量;然后与种子向量执行"异或"运算,生成选择的状态向量,其中位替换控制电路可以进行逐级递推设计。理论分析与实验结果表明,与现有方案比较,建议的折叠计数器可以实现n位种子对应的n+1个状态向量的选择生成,显著降低BIST确定性测试生成时间,而硬件开销与现有的并行折叠计数器相当.; 关键词内建自测试并行折叠计数器状态向量折叠距离选择生成翻转控制向量; Keywords built-in self-test（BIST） parallel folding counters state vector（SV） folding distance（FD） selective generation flip control vector（FCV）; 分类号 TP391.76 [自动化与计算机技术—计算机应用技术]; 在线阅读下载PDF 职称材料

题名作为D/A的电压型阶梯波发生器的设计原则和误差分析: 4; 作者赵哲身; 出处《电测与仪表》 1985年第2期42-44,共3页; 文摘阶梯波发生器广泛地应用于各种控制仪器之中。电压输出型的阶梯波发生器本质上是一种数模转换器(D/A)。和作为D/A的电流输出型阶梯波发生器相比,它的主要优点是结构简单、成本低、转换速度高。本文主要讨论它的设计原则,提高它的D/A转换精度和速度的方法。并借助于电子计算机,对这一转换精度作了误差分析。; 关键词阶梯波发生器输出型电压型 D/A 权电阻网络并行计数器误差分析数值分析; 分类号 TP2 [自动化与计算机技术—检测技术与自动化装置]; 在线阅读下载PDF 职称材料

	题名	作者	出处	发文年	被引量	操作
1	具有SLA结构的12位并行计数器架构的设计	张为赵创苗林	《仪表技术与传感器》 CSCD 北大核心	2020	0	在线阅读下载PDF 职称材料
2	并行折叠计数器的BIST方案	梁华国李鑫陈田王伟易茂祥	《电子学报》 EI CAS CSCD 北大核心	2012	4	在线阅读下载PDF 职称材料
3	并行折叠计数器状态向量选择生成	易茂祥余成林方祥圣黄正峰欧阳一鸣梁华国	《计算机研究与发展》 EI CSCD 北大核心	2015	1	在线阅读下载PDF 职称材料
4	作为D/A的电压型阶梯波发生器的设计原则和误差分析	赵哲身	《电测与仪表》	1985	0	在线阅读下载PDF 职称材料