期刊文献+
共找到23篇文章
< 1 2 >
每页显示 20 50 100
累加交叉并行级联单奇偶校验码的低复杂度译码算法
1
作者 郭凯 陈彦辉 李建东 《电子与信息学报》 EI CSCD 北大核心 2009年第9期2143-2147,共5页
累加交叉并行级联单奇偶校验(A-CPSPC)码是一种新的纠错编码,其编码结构简单并具有较好的误比特率性能。该文针对A-CPSPC码的局部编码结构提出了一种低复杂度的最大后验(MAP)局部译码算法,该方法利用基于双向消息传递原则的和积算法(SPA... 累加交叉并行级联单奇偶校验(A-CPSPC)码是一种新的纠错编码,其编码结构简单并具有较好的误比特率性能。该文针对A-CPSPC码的局部编码结构提出了一种低复杂度的最大后验(MAP)局部译码算法,该方法利用基于双向消息传递原则的和积算法(SPA)进行局部译码,消除了短环对局部译码性能的影响。分析及仿真表明,传统的置信传播算法并不适用于A-CPSPC码,该文提出的局部译码算法与基于BCJR算法的局部译码算法的性能一致,且复杂度更低。 展开更多
关键词 低密度奇偶校验 并行级联 奇偶校验 交叉器 最大后验译
在线阅读 下载PDF
一类低密度奇偶校验码的设计
2
作者 刘晓明 鲁俊成 孙学 《重庆大学学报(自然科学版)》 EI CAS CSCD 北大核心 2004年第11期51-55,共5页
低密度奇偶校验码(LDPC)是哥拉格于1962年提出的一种性能非常接近香农限的好码,并被MacKay和Neal两度重新发现,且证明了它在与基于BP(Belief Propagation)的迭代译码算法相结合的条件下具有逼近Shannon限的性能。LDPC码的优异的性能及... 低密度奇偶校验码(LDPC)是哥拉格于1962年提出的一种性能非常接近香农限的好码,并被MacKay和Neal两度重新发现,且证明了它在与基于BP(Belief Propagation)的迭代译码算法相结合的条件下具有逼近Shannon限的性能。LDPC码的优异的性能及其在信息可靠传输中的良好应用前景,成为当今信道编码领域最瞩目的研究热点。笔者选用国际电信联盟推出的一种方案,设计了一类低密度奇偶校验LDPC(LowDensityParityCheck)码。设计是针对分组块长为276比特,码率为0.7572,采用了6位量化方案。根据可编程逻辑器件(CPLD)的结构特点,提出了LDPC码的译码器结构和相应的编码器结构及其具体实现方案,并对编码方案进行了严密推导。该LDPC码适合用于ADSL传输。 展开更多
关键词 低密度奇偶校验 置信传播算法 部分并行 变量节点单元 校验节点单元
在线阅读 下载PDF
基于GPU的低密度奇偶校验码译码加速技术 被引量:1
3
作者 徐启迪 刘争红 郑霖 《计算机应用》 CSCD 北大核心 2022年第12期3841-3846,共6页
随着通信技术的发展,通信终端逐渐采用软件的方式来兼容多种通信制式和协议。针对以计算机中央处理器(CPU)作为运算单元的传统软件无线电架构,无法满足高速无线通信系统如多进多出(MIMO)等宽带数据的吞吐率要求问题,提出了一种基于图形... 随着通信技术的发展,通信终端逐渐采用软件的方式来兼容多种通信制式和协议。针对以计算机中央处理器(CPU)作为运算单元的传统软件无线电架构,无法满足高速无线通信系统如多进多出(MIMO)等宽带数据的吞吐率要求问题,提出了一种基于图形处理器(GPU)的低密度奇偶校验(LDPC)码译码器的加速方法。首先,根据GPU并行加速异构计算在GNU Radio 4G/5G物理层信号处理模块中的加速表现的理论分析,采用了并行效率更高的分层归一化最小和(LNMS)算法;其次,通过使用全局同步策略、合理分配GPU内存空间以及流并行机制等方法减少了译码器的译码时延,同时配合GPU多线程并行技术对LDPC码的译码流程进行了并行优化;最后,在软件无线电平台上对提出的GPU加速译码器进行了实现与验证,并分析了该并行译码器的误码率性能和加速性能的瓶颈。实验结果表明,与传统的CPU串行码处理方式相比,CPU+GPU异构平台对LDPC码的译码速率可提升至原来的200倍左右,译码器的吞吐量可以达到1 Gb/s以上,特别是在大规模数据的情况下对传统译码器的译码性有着较大的提升。 展开更多
关键词 图形处理器 计算统一设备架构 低密度奇偶校验 并行计算 信道译
在线阅读 下载PDF
一种新颖的并行级联LDPC码译码算法
4
作者 范文同 马林华 林志国 《火力与指挥控制》 CSCD 北大核心 2016年第3期12-14,18,共4页
针对传统的并行级联低密度奇偶校验码(PCGC)译码算法采用串行算法导致译码延迟大,难以在实时通信系统中应用的问题,提出了一种新颖的PCGC码译码算法,该算法通过对各子码进行并行消息迭代,对相同的信息位进行变量消息联合更新,实现了PCG... 针对传统的并行级联低密度奇偶校验码(PCGC)译码算法采用串行算法导致译码延迟大,难以在实时通信系统中应用的问题,提出了一种新颖的PCGC码译码算法,该算法通过对各子码进行并行消息迭代,对相同的信息位进行变量消息联合更新,实现了PCGC码的并行译码。理论分析和仿真结果表明,提出的PCGC码译码算法相较于传统译码算法译码延迟降低,信噪比较低时误码率性能弱于后者,信噪比较高时,误码率性能优于后者。 展开更多
关键词 延迟 联合 并行级联低密度奇偶校验码
在线阅读 下载PDF
并行级联LDPC码译码迭代终止准则研究 被引量:2
5
作者 李晋 滑翰 +1 位作者 华惊宇 尤肖虎 《通信学报》 EI CSCD 北大核心 2006年第4期95-100,共6页
提出了两种低复杂度的终止准则,以用于降低PCGC(并行级联Gallager码,parallel concatenated gallager code)的译码器运算量。这两种准则通过观察边信息方差的改变情况,来判断是否终止译码器迭代。计算机仿真结果证明,这些终止准则可有... 提出了两种低复杂度的终止准则,以用于降低PCGC(并行级联Gallager码,parallel concatenated gallager code)的译码器运算量。这两种准则通过观察边信息方差的改变情况,来判断是否终止译码器迭代。计算机仿真结果证明,这些终止准则可有效地降低译码器运算量,且不影响译码器误比特率性能。 展开更多
关键词 并行级联Gallager 低密度奇偶校验 终止准则 迭代译
在线阅读 下载PDF
一种面向FPGA实现的LDPC编码可配置并行架构设计 被引量:2
6
作者 张雪 姜泉江 +1 位作者 梁广 余金培 《中国科学院大学学报(中英文)》 CSCD 北大核心 2020年第5期714-719,共6页
为满足星载超高速数传设备FPGA实现的需求,充分利用FPGA器件工作处理时钟频率不高但可用并行资源丰富的特点,根据LDPC结构特性,设计一种基于FPGA的N位可配置的LDPC编码通用并行架构,它具有通用性强、传输速率高、传输延时低的特点。此外... 为满足星载超高速数传设备FPGA实现的需求,充分利用FPGA器件工作处理时钟频率不高但可用并行资源丰富的特点,根据LDPC结构特性,设计一种基于FPGA的N位可配置的LDPC编码通用并行架构,它具有通用性强、传输速率高、传输延时低的特点。此外,从理论上分析并行架构与传统串行架构的等价性,并详细推导并行度N与速率及硬件资源的限制关系。最后以N=8为例,在FPGA开发平台实现吞吐量为2.5 Gbps的LDPC编码,验证架构的可行性。 展开更多
关键词 低密度奇偶校验 可配置并行 现场可编程门阵列 高速数传
在线阅读 下载PDF
级联编码MIMO系统的迭代检测算法
7
作者 王杨 赵旦峰 廖希 《哈尔滨工程大学学报》 EI CAS CSCD 北大核心 2015年第3期414-417,共4页
针对BCH-LDPC级联编码的MIMO系统,提出一种外码译码反馈联合迭代检测译码算法。该算法在迭代检测译码结构的基础上,引入外码硬判决译码反馈。MIMO检测器利用反馈的硬判决信息,经过映射处理后用于更新检测器的检测列表,以减小迭代检测译... 针对BCH-LDPC级联编码的MIMO系统,提出一种外码译码反馈联合迭代检测译码算法。该算法在迭代检测译码结构的基础上,引入外码硬判决译码反馈。MIMO检测器利用反馈的硬判决信息,经过映射处理后用于更新检测器的检测列表,以减小迭代检测译码算法的运算量。同时,利用外码译码结果直接计算部分LDPC码译码初始信息,提高软信息的可靠性,从而提高系统性能。仿真结果表明,与迭代检测译码算法相比,所提算法能够使处理一帧数据时的平均检测次数减少57.1%,从而降低算法运算量。同时由于外码译码反馈的引入,所提算法至少能够获得0.2 d B性能增益。 展开更多
关键词 多输入多输出 级联 联合检测译 低密度奇偶校验 BM算法 反馈 迭代检测算法
在线阅读 下载PDF
基于LDPC码与星座旋转准正交STBC的级联编译码方法 被引量:2
8
作者 肖海微 汪洋 +1 位作者 张继良 张钦宇 《系统工程与电子技术》 EI CSCD 北大核心 2011年第9期2122-2125,共4页
在4×4多输入多输出(multiple input multiple output,MIMO)系统中,为了同时达到全分集增益和全速率数据传输,进而达到降低系统误码率及提高系统可靠性的要求,提出将低密度奇偶校验(low density parity-check,LDPC)码与基于星座旋... 在4×4多输入多输出(multiple input multiple output,MIMO)系统中,为了同时达到全分集增益和全速率数据传输,进而达到降低系统误码率及提高系统可靠性的要求,提出将低密度奇偶校验(low density parity-check,LDPC)码与基于星座旋转的准正交空时分组码级联的编码方案,并找出了在全数据传输速率的前提下能够获得满分集增益的最优旋转角度。仿真结果表明,该级联编码方案误码率低于传统的LDPC编码与空时分组码级联的编码方案,在误码率为10-5的情况下,比LDPC码与正交空时分组码级联的编码方案有8 dB左右的增益。 展开更多
关键词 多输入多输出 时空分组编 低密度奇偶校验 级联
在线阅读 下载PDF
基于GPU的LDPC增强准最大似然译码器并行实现 被引量:5
9
作者 孔飞跃 蒋学芹 +3 位作者 万雪芬 陈思井 崔剑 杨义 《计算机工程》 CAS CSCD 北大核心 2020年第5期207-215,共9页
增强准最大似然(EQML)译码器对于码长较短的低密度奇偶校验(LDPC)码的译码性能优于传统置信传播(BP)译码器,可较好满足5G移动通信的高可靠性要求,但由于其计算结构复杂导致译码速度大幅降低。为提高EQML译码器的译码速度,提出一种基于GP... 增强准最大似然(EQML)译码器对于码长较短的低密度奇偶校验(LDPC)码的译码性能优于传统置信传播(BP)译码器,可较好满足5G移动通信的高可靠性要求,但由于其计算结构复杂导致译码速度大幅降低。为提高EQML译码器的译码速度,提出一种基于GPU的EQML译码器并行化加速方案,压缩并存储不规则LDPC码的奇偶校验矩阵,通过对传统BP译码算法进行重新排序以最大化利用Kernel中的线程,并对再处理过程中的每个阶段进行多码字并行译码,实现内存访问优化及流并行译码。实验结果表明,基于GPU的EQML译码器在保持纠错性能的同时,相比基于CPU的EQML译码器的译码速度约提升了2个数量级。 展开更多
关键词 低密度奇偶校验 GPU并行 增强准最大似然译 置信传播译 现场可编程门阵列
在线阅读 下载PDF
逼近最小和译码性能的并行多比特翻转译码算法研究 被引量:1
10
作者 褚楚 吴晓富 《信号处理》 CSCD 北大核心 2016年第2期214-219,共6页
相比于最小和译码算法,LDPC码的另外一种译码算法——比特翻转译码算法实现更简单,但其性能有较大恶化。最近提出的有噪梯度下降比特翻转译码(NGDBF)算法性能相比简单的比特翻转算法性能有明显提高,但该算法一次翻转一个比特限制了其应... 相比于最小和译码算法,LDPC码的另外一种译码算法——比特翻转译码算法实现更简单,但其性能有较大恶化。最近提出的有噪梯度下降比特翻转译码(NGDBF)算法性能相比简单的比特翻转算法性能有明显提高,但该算法一次翻转一个比特限制了其应用。结合并行加权比特翻转译码(PWBF)中翻转标记的思想,本文提出了一种NGDBF译码的改进算法——并行NGDBF译码及其自适应形式,克服了PWBF译码对行重/列重较小的LDPC码性能不佳的缺陷。仿真表明:并行NGDBF译码的性能优于相应的NGDBF译码,其自适应形式不仅性能逼近最小和译码,而且实现简单。 展开更多
关键词 比特翻转译 低密度奇偶校验 有噪梯度下降译 并行加权比特翻转译
在线阅读 下载PDF
一种高速并行的信道编码——LDPC码 被引量:2
11
作者 张帆 周武旸 《无线电通信技术》 2005年第1期48-50,共3页
低密度奇偶校验码(LDPC,Low Density,Parity Check)是近年来移动通信领域中的研究热点之一,它对提高信道编码纠错能力,进行可靠的数字通信具有深远意义。LDPC码的复杂度主要集中在编码,而译码的运算量较低,因此特别适用于高速下行链路... 低密度奇偶校验码(LDPC,Low Density,Parity Check)是近年来移动通信领域中的研究热点之一,它对提高信道编码纠错能力,进行可靠的数字通信具有深远意义。LDPC码的复杂度主要集中在编码,而译码的运算量较低,因此特别适用于高速下行链路的数据传输。介绍了LDPC码的基本工作原理和发展近况,并给出了在瑞利衰落信道下和Turbo码、卷积码的性能比较。 展开更多
关键词 LDPC 信道编 低密度奇偶校验 下行链路 TURBO 卷积 瑞利衰落信道 并行 高速 复杂度
在线阅读 下载PDF
基于软件无线电的改进级联码验证实现
12
作者 高树立 陈为刚 杨晋生 《应用科学学报》 CAS CSCD 北大核心 2017年第2期149-159,共11页
基于通用软件无线电外设(universal software radio peripheral,USRP)构成的软件无线电平台,在与欧洲地面数字电视广播(digital video broadcasting-terrestrial,DVB-T)参数兼容的情况下,设计了基于里德-所罗门(Reed-Solomon,RS)码与低... 基于通用软件无线电外设(universal software radio peripheral,USRP)构成的软件无线电平台,在与欧洲地面数字电视广播(digital video broadcasting-terrestrial,DVB-T)参数兼容的情况下,设计了基于里德-所罗门(Reed-Solomon,RS)码与低密度奇偶校验(lowdensity parity-check,LDPC)码的级联码,并与DVB-T中基于RS码与卷积码的级联码进行了对比.LDPC码的纠错性能优于卷积码,与RS码结合可以进一步消除LDPC码在高信噪比情况下出现的误码平台,获得优越的纠错性能.基于USRP平台实现了所设计级联码中的各个模块,并在实际无线信道下验证了该级联码的纠错性能.系统测试结果表明,与DVB-T中的级联码相比,所设计的级联码在无线信道下可以获得一定的增益. 展开更多
关键词 软件无线电 级联 低密度奇偶校验 卷积
在线阅读 下载PDF
同步部分并行结构的准循环LDPC码译码器
13
作者 许恩杨 姜明 赵春明 《电子与信息学报》 EI CSCD 北大核心 2008年第7期1630-1634,共5页
该文根据准循环LDPC码的结构特点,提出了一种同步部分并行结构的译码器。在译码器中,校验节点处理单元和变量节点处理单元同时并行工作,使得迭代过程中新产生的软信息能够被提前使用,加快迭代的收敛速度。同时,采用差分演化的方法对各... 该文根据准循环LDPC码的结构特点,提出了一种同步部分并行结构的译码器。在译码器中,校验节点处理单元和变量节点处理单元同时并行工作,使得迭代过程中新产生的软信息能够被提前使用,加快迭代的收敛速度。同时,采用差分演化的方法对各节点处理单元的起始位置进行优化,进一步提高了译码器的性能。仿真结果表明,该方案在译码性能和复杂度上都要优于现有其他方案,适合高速译码器的实现。 展开更多
关键词 低密度奇偶校验(LDPC) 同步部分并行结构
在线阅读 下载PDF
基于EXIT图的PCGC码子码校验矩阵研究及仿真分析
14
作者 蔡仑 李晋 《系统仿真学报》 CAS CSCD 北大核心 2010年第4期1067-1070,共4页
传统的PCGC(Parallel Concatenated Gallager Code,并行级联Gallager码)在设计子码时主要依据子码的MCW(Mean Column Weight,平均列重)参数,没有考虑信息节点的度分布的影响。利用基于互信息的EXIT(Extrinsic Information Transfer,边... 传统的PCGC(Parallel Concatenated Gallager Code,并行级联Gallager码)在设计子码时主要依据子码的MCW(Mean Column Weight,平均列重)参数,没有考虑信息节点的度分布的影响。利用基于互信息的EXIT(Extrinsic Information Transfer,边信息转移)图工具,通过计算机仿真,分析获得子码输出增益曲线,并通过构造迭代轨迹来对比分析校验矩阵信息节点度分布对译码性能的影响。仿真结果表明,传统的LDPC(Low Density Parity Check,低密度奇偶校验)码校验矩阵设计的设计准则在PCGC子码设计中并不适用。 展开更多
关键词 计算机仿真 并行级联Gallager 低密度奇偶校验 边信息转移图 迭代译
在线阅读 下载PDF
LDPC码的多路并行编码器实现 被引量:6
15
作者 石硕 王瑞雪 +1 位作者 李慧 韩昌彩 《电子测量与仪器学报》 CSCD 北大核心 2021年第7期83-89,共7页
针对空间数据系统咨询委员会(CCSDS)标准下低密度奇偶校验(LDPC)码编码器低硬件实现复杂度的应用需求,提出一种适用于不同码长、码率LDPC码的多路并行编码器实现架构。该架构通过重复利用编码器中的存储单元,将矩阵信息共享到所有并行... 针对空间数据系统咨询委员会(CCSDS)标准下低密度奇偶校验(LDPC)码编码器低硬件实现复杂度的应用需求,提出一种适用于不同码长、码率LDPC码的多路并行编码器实现架构。该架构通过重复利用编码器中的存储单元,将矩阵信息共享到所有并行的运算单元中从而提高资源利用率。进一步,在现场可编程门阵列(FPGA)平台上验证并测试码率分别为1/2、2/3及4/5的单路和多路编码器,测试结果表明采用多路并行架构的编码器吞吐量比单路编码器有明显的提高且均达到1 Gbps以上;与达到基本相同吞吐量的单路多组编码器相比,其查找表资源分别减少40%、44%和46%。该架构充分利用FPGA的存储资源进而有效降低硬件实现复杂度。 展开更多
关键词 低密度奇偶校验 多路并行 现场可编程门阵列
在线阅读 下载PDF
一种LDPC编码高阶调制系统的联合解调解码方法 被引量:3
16
作者 管武 董明科 项海格 《电子与信息学报》 EI CSCD 北大核心 2010年第2期340-344,共5页
该文用一种级联码模型描述了LDPC编码高阶调制系统。该级联码模型以LDPC码为外码,二-十进制转换码为内码,再加一个删余模块构成。基于这种级联码模型,该文给出了其联合校验方程和二分图,并提出了级联码置信度传播算法,实现了LDPC编码高... 该文用一种级联码模型描述了LDPC编码高阶调制系统。该级联码模型以LDPC码为外码,二-十进制转换码为内码,再加一个删余模块构成。基于这种级联码模型,该文给出了其联合校验方程和二分图,并提出了级联码置信度传播算法,实现了LDPC编码高阶调制系统的联合解调解码。仿真表明,该文提出的联合解调解码算法有效地改进了LDPC编码高阶调制系统的性能。 展开更多
关键词 低密度奇偶校验 高阶调制 级联置信度传播
在线阅读 下载PDF
一种基于之型分量码的系统GLDPC码 被引量:1
17
作者 李建东 郭凯 陈彦辉 《电子学报》 EI CAS CSCD 北大核心 2011年第1期178-183,共6页
本文以规则低密度生成矩阵码为基础,构建了一种以之型码为分量码的系统广义低密度奇偶校验(Generalized Low-Density Parity-Check,GLDPC)码,称为ZS-GLDPC码.该码具有线性编码复杂度,可采用和积译码算法实现迭代译码,其译码复杂度低于... 本文以规则低密度生成矩阵码为基础,构建了一种以之型码为分量码的系统广义低密度奇偶校验(Generalized Low-Density Parity-Check,GLDPC)码,称为ZS-GLDPC码.该码具有线性编码复杂度,可采用和积译码算法实现迭代译码,其译码复杂度低于以汉明码为分量码的GLDPC码.在均匀交织器的前提下,利用联合界分析了该码在高信噪比区域的平均误比特概率,然后利用基于高斯近似的密度进化方法分析了该码的迭代译码收敛门限.仿真结果表明,中短码长的ZS-GLDPC码的性能优于或近于LDPC码和以汉明码为分量码的GLDPC码. 展开更多
关键词 广义低密度奇偶校验 低密度生成矩阵 级联 迭代译 之型
在线阅读 下载PDF
基于之型分量码的系统非规则GLDPC码
18
作者 陈彦辉 孙晓艳 程冰 《计算机科学》 CSCD 北大核心 2012年第4期84-88,共5页
首先提出了一种新型的编码结构——基于之型分量码的系统非规则GLDPC码;其次在加性高斯白噪声信道下利用基于高斯近似的密度进化理论设计ZS-IGLDPC码的度分布序列;最后对ZS-IGLDPC码进行了性能分析。仿真结果表明,中等码长的ZS-IGLDPC... 首先提出了一种新型的编码结构——基于之型分量码的系统非规则GLDPC码;其次在加性高斯白噪声信道下利用基于高斯近似的密度进化理论设计ZS-IGLDPC码的度分布序列;最后对ZS-IGLDPC码进行了性能分析。仿真结果表明,中等码长的ZS-IGLDPC码在误码率性能方面有一定的优势。 展开更多
关键词 广义低密度奇偶校验 低密度生成矩阵 级联 迭代译 之型
在线阅读 下载PDF
数字电视标准DMB-T高速LDPC译码器VLSI设计
19
作者 王鹏 陈咏恩 《计算机工程与应用》 CSCD 北大核心 2009年第11期77-81,共5页
在我国的数字电视广播地面传输标准DMB-T中,使用了准循环非规则LDPC码作为前向纠错编码。针对此标准中LDPC码的特点,采用修正最小和译码算法,设计了一种半并行结构实时译码器,可实现DMB-T中三种不同码率下的LDPC译码,并有效地实现了硬... 在我国的数字电视广播地面传输标准DMB-T中,使用了准循环非规则LDPC码作为前向纠错编码。针对此标准中LDPC码的特点,采用修正最小和译码算法,设计了一种半并行结构实时译码器,可实现DMB-T中三种不同码率下的LDPC译码,并有效地实现了硬件结构复用。与其他设计方案相比较,减少了RAM块的数量一半以上,全局布线难度也大大降低。整个设计在StratixⅡ FPGA上进行了综合验证。当译码迭代次数为20次时,系统吞吐量可达100Mb/s以上。 展开更多
关键词 低密度奇偶校验 数字电视广播地面传输标准 修正最小和算法 并行
在线阅读 下载PDF
LDPC码的一种低复杂度译码算法及关键电路设计 被引量:4
20
作者 马克祥 刘毅 +2 位作者 胡建华 孙吉成 张海林 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2013年第6期6-12,共7页
并行加权比特翻转算法(PWBF)可以获得好的译码性能,但其比特选择机制计算较为复杂,不利于硬件实现.通过对PWBF算法比特选择机制的改进,提出一种低复杂度的低密度奇偶校验码(LDPC)译码算法.具体来讲,每次迭代过程中,当完成所有比特的品... 并行加权比特翻转算法(PWBF)可以获得好的译码性能,但其比特选择机制计算较为复杂,不利于硬件实现.通过对PWBF算法比特选择机制的改进,提出一种低复杂度的低密度奇偶校验码(LDPC)译码算法.具体来讲,每次迭代过程中,当完成所有比特的品质因素更新后,挑选品质因素最大的若干比特进行翻转译码.另外,笔者对算法关键模块的硬件实现进行分析,分别给出了计算优化的电路结构设计.与PWBF算法相比,笔者提出的算法和优化技术大大降低了LDPC译码器的复杂度. 展开更多
关键词 低密度奇偶校验 加权比特翻转算法 并行二叉树 选择网络
在线阅读 下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部