期刊文献+
共找到1篇文章
< 1 >
每页显示 20 50 100
MPEG-2MP@HL高清实时解码器的VLSI设计实现 被引量:1
1
作者 杨宇红 王峰 +3 位作者 董威 张文军 凌阳 邱琳 《高技术通讯》 CAS CSCD 北大核心 2005年第9期1-6,共6页
研究了可用于高清数字电视的MPEG-2 MP@HL解码器的设计与ASIC实现.解码器芯片的最高位流速率可达到80Mbps.采用了并行流水线技术架构,可有效地减小处理时延,降低时钟频率;具有合理的存储器总线仲裁方案,可降低缓存器的大小;采用了并行... 研究了可用于高清数字电视的MPEG-2 MP@HL解码器的设计与ASIC实现.解码器芯片的最高位流速率可达到80Mbps.采用了并行流水线技术架构,可有效地减小处理时延,降低时钟频率;具有合理的存储器总线仲裁方案,可降低缓存器的大小;采用了并行总线架构,可保证足够的带宽,不需提高存储器的总线传输频率,从而减小电路的功耗.采用0.18um工艺成功进行了流片. 展开更多
关键词 MPEG-2 MP@HL 解码器 并行流水架构 HDTV 设计实现 VLSI 实时 总线仲裁 ASIC 数字电视 技术架构
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部