-
题名高速连续数据流记录系统中并行处理接口的研究
被引量：7
- 1
-
-
作者
郭文秀
董永贵
孙照焱
马骋
熊剑平
贾惠波
-
机构
清华大学精密仪器与机械学系
-
出处
《计算机工程与应用》
CSCD
北大核心
2002年第6期67-69,100,共4页
-
基金
973国家重点基础研究发展规划项目(编号:G19990330)
-
文摘
为了解决高速数据流的连续记录/读取与存储介质速度慢之间的矛盾,文中用FPGA设计了基于RAID结构的并行处理接口,实现了高速数据的分割降速、合并/恢复、纠错重构,解决了高速数据流连续存储中的I/O瓶颈问题。并行处理接口采用了流水线的设计方式及动态的逻辑配置,使得系统性能得到很大的优化,解决了高速数据处理中的延迟、数据错误、工作时序不同步等问题。并行处理接口最终在实验系统中实现了对高达160MB/S连续实时数据流的处理。
-
关键词
高速连续数据流记录系统
并行处理接口
数据存储
数据处理
-
Keywords
FPGA,Pipelining,Dynamic configuration,High-speed data stream
-
分类号
TP274.2
[自动化与计算机技术—检测技术与自动化装置]
-
