检索结果-维普期刊中文期刊服务平台

基于Sklansky结构的24位并行前缀加法器的设计与实现被引量：1: 1; 作者姚若河马廷俊苏少妍《现代电子技术》北大核心 2015年第21期145-148,共4页; 针对串行进位加法器存在的延时问题,采用一种基于Sklansky结构的并行前缀加法器,通过对并行前缀加法器各个模块进行优化,设计实现了一个24位并行前缀加法器。通过与24位串行进位加法器进行延时比较,结果表明,Sklansky并行前缀结构的加法... 展开更多; 关键词并行前缀加法器 Sklansky结构优化延时并行思想; 在线阅读下载PDF 职称材料

一种用于高速地址产生的32位加法器电路的实现: 2; 作者张悦孙永节《计算机工程与科学》 CSCD 2006年第4期74-76,79,共4页; 本文介绍了在某微处理器研制中设计的一种地址生成单元的加法电路。为提高地址转换速度,其进位电路中采用了动态门和多米诺逻辑。结果表明,在1.8v、0.18μm工艺下进行电路模拟,进行一次加法进位传递的时间为466ps。; 关键词地址生成单元并行加法器 Kogge&Stone算法; 在线阅读下载PDF 职称材料

高速32位伪随机数发生器电路设计被引量：1: 3; 作者夏宏曲英杰周志伟《计算机工程与应用》 CSCD 北大核心 2001年第15期146-148,172,共4页; 文章提出了一种实现32位伪随机发生器电路设计方案。该方案的关键是对产生伪随机数所需要的乘法器和模2n－1加法器的设计。针对所采用的伪随机数迭代函数的特殊性，提出了特定的32位×16位乘法器以及模231－1加法器实现方案，使电... 展开更多; 关键词乘法器并行前缀加法器伪随机数发生器电路设计; 在线阅读下载PDF 职称材料

64位高性能冗余二进制—二进制数转换器的设计: 4; 作者胡薇崔晓平陈鑫《现代电子技术》北大核心 2015年第10期103-106,110,共5页; 冗余二进制(RB)加法的进位无关特性和规整的压缩结构,可以设计高速冗余二进制乘法器。冗余二进制乘法器由RB部分积产生、RB部分积压缩树和RB-二进制数转换器三个关键模块构成。在此基于基-16 RB Booth编码结构提出了一种由进位跳跃加法... 展开更多; 关键词 RB-NB转换器并行前缀加法器进位跳跃加法器冗余二进制乘法器; 在线阅读下载PDF 职称材料

题名基于Sklansky结构的24位并行前缀加法器的设计与实现被引量：1: 1; 作者姚若河马廷俊苏少妍; 机构华南理工大学电子与信息学院; 出处《现代电子技术》北大核心 2015年第21期145-148,共4页; 基金国家自然科学基金项目(61274085) 华南理工大学中央高校基本科研学生项目(10561201435); 文摘针对串行进位加法器存在的延时问题,采用一种基于Sklansky结构的并行前缀加法器,通过对并行前缀加法器各个模块进行优化,设计实现了一个24位并行前缀加法器。通过与24位串行进位加法器进行延时比较,结果表明,Sklansky并行前缀结构的加法器,能有效提高运算速度。; 关键词并行前缀加法器 Sklansky结构优化延时并行思想; Keywords parallel prefix adder Sklansky structure optimization delay parallel thinking; 分类号 TN402-34 [电子电信—微电子学与固体电子学] TP332.2 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名一种用于高速地址产生的32位加法器电路的实现: 2; 作者张悦孙永节; 机构北京理工大学珠海学院国防科技大学计算机学院; 出处《计算机工程与科学》 CSCD 2006年第4期74-76,79,共4页; 基金国防科技大学预研基金资助项目(JC04-06-014); 文摘本文介绍了在某微处理器研制中设计的一种地址生成单元的加法电路。为提高地址转换速度,其进位电路中采用了动态门和多米诺逻辑。结果表明,在1.8v、0.18μm工艺下进行电路模拟,进行一次加法进位传递的时间为466ps。; 关键词地址生成单元并行加法器 Kogge&Stone算法; Keywords AGU parallel adder Kogge＆Stone algorithm; 分类号 TN402 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名高速32位伪随机数发生器电路设计被引量：1: 3; 作者夏宏曲英杰周志伟; 机构华北电力大学计算机系北京多思公司; 出处《计算机工程与应用》 CSCD 北大核心 2001年第15期146-148,172,共4页; 文摘文章提出了一种实现32位伪随机发生器电路设计方案。该方案的关键是对产生伪随机数所需要的乘法器和模2n－1加法器的设计。针对所采用的伪随机数迭代函数的特殊性，提出了特定的32位×16位乘法器以及模231－1加法器实现方案，使电路的速度得以提高，规模得以减小。整个电路设计采用VHDL语言描述，并通过了逻辑仿真验证。文章同时介绍了一般乘法器以及并行前缀模2n－1加法器的设计原理。; 关键词乘法器并行前缀加法器伪随机数发生器电路设计; Keywords ： pseudorandom number，multiplier，modulo 2n－1 adder，parallel－prefix adder; 分类号 TP332.2 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名64位高性能冗余二进制—二进制数转换器的设计: 4; 作者胡薇崔晓平陈鑫; 机构南京航空航天大学电子信息工程学院; 出处《现代电子技术》北大核心 2015年第10期103-106,110,共5页; 基金国家自然科学基金资助项目(61106029); 文摘冗余二进制(RB)加法的进位无关特性和规整的压缩结构,可以设计高速冗余二进制乘法器。冗余二进制乘法器由RB部分积产生、RB部分积压缩树和RB-二进制数转换器三个关键模块构成。在此基于基-16 RB Booth编码结构提出了一种由进位跳跃加法器和并行前缀/进位选择混合加法器构成的冗余二进制-二进制数转换器。用Verilog HDL对该转换器进行描述,在Synopsys的VCS平台上进行仿真验证,在SMIC 45 nm的工艺下,通过Design Compiler对转换器进行综合,比较普通的并行前缀/进位选择转换器,设计的64位转换器在延时、面积和功耗得到有效的改善。; 关键词 RB-NB转换器并行前缀加法器进位跳跃加法器冗余二进制乘法器; Keywords redundant binary multiplier parallel prefix adder carry-skip adder redundant linary multiplier; 分类号 TN710-34 [电子电信—电路与系统]; 在线阅读下载PDF 职称材料

	题名	作者	出处	发文年	被引量	操作
1	基于Sklansky结构的24位并行前缀加法器的设计与实现	姚若河马廷俊苏少妍	《现代电子技术》北大核心	2015	1	在线阅读下载PDF 职称材料
2	一种用于高速地址产生的32位加法器电路的实现	张悦孙永节	《计算机工程与科学》 CSCD	2006	0	在线阅读下载PDF 职称材料
3	高速32位伪随机数发生器电路设计	夏宏曲英杰周志伟	《计算机工程与应用》 CSCD 北大核心	2001	1	在线阅读下载PDF 职称材料
4	64位高性能冗余二进制—二进制数转换器的设计	胡薇崔晓平陈鑫	《现代电子技术》北大核心	2015	0	在线阅读下载PDF 职称材料