期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
40Gb/s 0.18μm CMOS甚短距离并行光接收前端放大器
被引量：
1
1
作者
李智群
薛兆丰
+3 位作者
王志功
冯军
章丽
李伟
《高技术通讯》
CAS
CSCD
北大核心
2007年第6期591-594,共4页
研制成功一种应用于甚短距离（VSR）光传输系统的40Gb/s并行光接收前端放大器芯片。该电路采用12路并行信道结构和0.18μm CMOS工艺,单信道传输速率达到了3.318Gb/s。电路设计采用了RGC结构和噪声优化技术,克服了CMOS光检测器大寄生电...
研制成功一种应用于甚短距离（VSR）光传输系统的40Gb/s并行光接收前端放大器芯片。该电路采用12路并行信道结构和0.18μm CMOS工艺,单信道传输速率达到了3.318Gb/s。电路设计采用了RGC结构和噪声优化技术,克服了CMOS光检测器大寄生电容造成的带宽不够的问题。提出了一种同时采用P＋保护环（PGR）、N＋保护环（NGR）和深N阱（DNW）的并行放大器隔离结构,有效地抑制了并行放大器之间的串扰,减小了放大器之间的衬底耦合噪声。测试表明,所有信道在3.318Gb/s数据速率、2mVpp输入和2pF的寄生电容下均得到了清晰的眼图。芯片采用1.8V电源供电,单路前端放大器的功耗为85mW,12路总功耗约为1W。
展开更多
关键词
并行光接收
前端放大器
RGC结构
衬底噪声耦合
放大器隔离
在线阅读
下载PDF
职称材料
12×10Gb/s CMOS并行光接收机前置放大器阵列设计
被引量：
1
2
作者
何子玮
王志功
《光通信技术》
CSCD
北大核心
2009年第8期5-7,共3页
采用SMIC 0.18μm CMOS工艺,设计了一种12路并行、每路工作速率为10Gb/s的光接收机前置放大器阵列,应用于高速芯片间的光互连。整个电路通过1.8V电压供电,采用RGC结构和有源电感并联峰化技术,单路中频跨阻增益为47.1dBΩ,-3dB带宽为8.9...
采用SMIC 0.18μm CMOS工艺,设计了一种12路并行、每路工作速率为10Gb/s的光接收机前置放大器阵列,应用于高速芯片间的光互连。整个电路通过1.8V电压供电,采用RGC结构和有源电感并联峰化技术,单路中频跨阻增益为47.1dBΩ,-3dB带宽为8.9GHz。芯片工作时总的传输速率为120Gb/s。
展开更多
关键词
并行光接收
机
CMOS工艺
前置放大器阵列
串扰抑制
跨阻放大器
在线阅读
下载PDF
职称材料
题名
40Gb/s 0.18μm CMOS甚短距离并行光接收前端放大器
被引量：
1
1
作者
李智群
薛兆丰
王志功
冯军
章丽
李伟
机构
东南大学射频与光电集成电路研究所
出处
《高技术通讯》
CAS
CSCD
北大核心
2007年第6期591-594,共4页
基金
863计划（2003AA312040）资助项目.
文摘
研制成功一种应用于甚短距离（VSR）光传输系统的40Gb/s并行光接收前端放大器芯片。该电路采用12路并行信道结构和0.18μm CMOS工艺,单信道传输速率达到了3.318Gb/s。电路设计采用了RGC结构和噪声优化技术,克服了CMOS光检测器大寄生电容造成的带宽不够的问题。提出了一种同时采用P＋保护环（PGR）、N＋保护环（NGR）和深N阱（DNW）的并行放大器隔离结构,有效地抑制了并行放大器之间的串扰,减小了放大器之间的衬底耦合噪声。测试表明,所有信道在3.318Gb/s数据速率、2mVpp输入和2pF的寄生电容下均得到了清晰的眼图。芯片采用1.8V电源供电,单路前端放大器的功耗为85mW,12路总功耗约为1W。
关键词
并行光接收
前端放大器
RGC结构
衬底噪声耦合
放大器隔离
Keywords
parallel optical receiver, front-end amplifier, regulated-cascede （RGC）, substrate noise coupling, isolation of amplifier
分类号
TN929.11 [电子电信—通信与信息系统]
在线阅读
下载PDF
职称材料
题名
12×10Gb/s CMOS并行光接收机前置放大器阵列设计
被引量：
1
2
作者
何子玮
王志功
机构
东南大学射频与光电集成电路研究所
出处
《光通信技术》
CSCD
北大核心
2009年第8期5-7,共3页
基金
国家863计划(2007AA01Z2a5)资助
文摘
采用SMIC 0.18μm CMOS工艺,设计了一种12路并行、每路工作速率为10Gb/s的光接收机前置放大器阵列,应用于高速芯片间的光互连。整个电路通过1.8V电压供电,采用RGC结构和有源电感并联峰化技术,单路中频跨阻增益为47.1dBΩ,-3dB带宽为8.9GHz。芯片工作时总的传输速率为120Gb/s。
关键词
并行光接收
机
CMOS工艺
前置放大器阵列
串扰抑制
跨阻放大器
Keywords
parallel optical receiver, CMOS technology, preamplifier array, crosstalk reduction, transimpedance amplifier
分类号
TN929.1 [电子电信—通信与信息系统]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
40Gb/s 0.18μm CMOS甚短距离并行光接收前端放大器
李智群
薛兆丰
王志功
冯军
章丽
李伟
《高技术通讯》
CAS
CSCD
北大核心
2007
1
在线阅读
下载PDF
职称材料
2
12×10Gb/s CMOS并行光接收机前置放大器阵列设计
何子玮
王志功
《光通信技术》
CSCD
北大核心
2009
1
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
