-
题名一种低功耗常系数乘法器的设计
被引量：3
- 1
-
-
作者
李京
沈泊
-
机构
复旦大学专用集成电路与系统国家重点实验室
-
出处
《计算机工程与应用》
CSCD
北大核心
2005年第30期99-101,共3页
-
文摘
该文基于并行乘法器结构设计了一种新型的低功耗常系数乘法器。它采用了CSD(Canonical sign-digital)编码,W allace Tree乘法算法,结合采用了截断处理,变数校正的优化技术,实现了一种适用于DCT/IDCT变换的常系数乘法器。该乘法器的输入字长为15bits(Q3格式)输出字长为15bits(Q3格式),常系数字长为15bits(Q14格式)。采用SM IC0.18 um工艺进行综合,本设计的面积为13 974滋m 2,并在100M H z的时钟频率下功耗为0.69m w。通过与其它算法实现的乘法器进行分析与比较,说明了该设计在满足性能的同时,实现了较小的面积与较低的功耗。
-
关键词
低功耗
常系数乘法器
CSD编码
WALLACE
TREE
变数校正DCT/IDCT变换
-
Keywords
low power,constant coefficient multiplier,Canonical sign-digital,Wallace Tree,variable correction, DCT/IDCT
-
分类号
TP332.22
[自动化与计算机技术—计算机系统结构]
-
