检索结果-维普期刊中文期刊服务平台

基于改进的布斯算法FPGA嵌入式18×18乘法器被引量：1: 1; 作者王鲁豫陈春深国磊《现代电子技术》 2012年第8期154-156,共3页; 设计了一款嵌入FPGA的乘法器,该乘法器能够满足两个18b有符号或17b无符号数的乘法运算。该设计基于改进的布斯算法,提出了一种新的布斯译码和部分积结构,并对9-2压缩树和超前进位加法器进行了优化。该乘法器采用TSMC 0.18μm CMOS工艺,... 展开更多; 关键词布斯算法部分积 9-2压缩两级超前进位加法器; 在线阅读下载PDF 职称材料

一种改进的联合点乘算法及其应用被引量：1: 2; 作者杨宇任丰博胡速登《机电工程》 CAS 2008年第4期55-57,共3页; 在现代密码系统中使用椭圆曲线密码(ECC)最频繁的一种方法是多点乘算法。通过分析ECC各种点乘计算方法,研究了不同算法性能的影响,并针对计算ECC多点乘算法耗时大的问题,提出了一种改进的联合点乘算法。该算法采用了基于基底4的布斯算... 展开更多; 关键词椭圆曲线密码多点乘算法布斯算法椭圆曲线数字签名算法; 在线阅读下载PDF 职称材料

基于电网动态特性的发电机主导参数辨识方法被引量：4: 3; 作者邱健周孝信 +4 位作者于海承严剑峰牛琳琳于之虹田芳《中国电机工程学报》 EI CSCD 北大核心 2016年第14期3699-3706,共8页; 为提高发电机动态参数辨识的准确性,提出一种基于电网动态特性的发电机主导参数辨识方法。首先,根据实测量对发电机进行解耦,构建了包含动态参数的同步发电机的离散非线性状态空间模型,据此给出了参数核平滑算法(kernel smoothing,KS)... 展开更多; 关键词同步发电机参数辨识灵敏度核平滑祖先采样粒子吉布斯算法; 在线阅读下载PDF 职称材料

高性能低功耗32位浮点RISC微处理器的研究被引量：4: 4; 作者孙海珺邵志标 +1 位作者邹刚赵宁《西安交通大学学报》 EI CAS CSCD 北大核心 2005年第6期607-610,655,共5页; 提出了低功耗架构、片上总线预选器等新的设计思想和改进的高阶布斯算法,利用0.35μmCMOS工艺,研制成功一种低功耗、高性能32位浮点精简指令系统(RISC)微处理器.该处理器芯片内置128kb静态随机存储器,芯片面积为7mm×7mm,中断和定... 展开更多; 关键词精简指令系统微处理器总线预选器高阶布斯算法低功耗架构; 在线阅读下载PDF 职称材料

X-DSP浮点乘法器的设计与实现被引量：1: 5; 作者彭元喜杨洪杰谢刚《计算机应用》 CSCD 北大核心 2010年第11期3121-3125,3133,共6页; 为了满足高性能X-DSP浮点乘法器的性能、功耗、面积要求,研究分析了X型DSP总体结构和浮点乘法器指令特点,采用Booth2编码算法和4∶2压缩树形结构,使用4级流水线结构设计实现了一款高性能低功耗浮点乘法器。使用逻辑综合工具Design Compi... 展开更多; 关键词 4∶2压缩树布斯算法 IEEE-754 浮点乘法器数字信号处理器; 在线阅读下载PDF 职称材料

M-DSP中高性能浮点乘加器的设计与实现被引量：1: 6; 作者车文博刘衡竹田甜《计算机应用》 CSCD 北大核心 2016年第8期2213-2218,共6页; 针对高性能M型数字信号处理器(M-DSP)对浮点运算的性能、面积和功耗要求,研究分析了M-DSP总体结构和浮点运算的指令特点,设计和实现了一种高性能低功耗的浮点乘累加器(FMAC)。该乘加器采用单、双精度通路分离的主体结构,分为六级流水站... 展开更多; 关键词浮点乘法浮点乘累加器浮点点积布斯算法 IEEE754; 在线阅读下载PDF 职称材料

题名基于改进的布斯算法FPGA嵌入式18×18乘法器被引量：1: 1; 作者王鲁豫陈春深国磊; 机构中国空空导弹研究院; 出处《现代电子技术》 2012年第8期154-156,共3页; 文摘设计了一款嵌入FPGA的乘法器,该乘法器能够满足两个18b有符号或17b无符号数的乘法运算。该设计基于改进的布斯算法,提出了一种新的布斯译码和部分积结构,并对9-2压缩树和超前进位加法器进行了优化。该乘法器采用TSMC 0.18μm CMOS工艺,其关键路径延迟为3.46ns。; 关键词布斯算法部分积 9-2压缩两级超前进位加法器; Keywords Booth algorithm partial product 9-2 compressure two-stage carry lookahead adder; 分类号 TN791 [电子电信—电路与系统]; 在线阅读下载PDF 职称材料

题名一种改进的联合点乘算法及其应用被引量：1: 2; 作者杨宇任丰博胡速登; 机构浙江大学超大规模集成电路研究所; 出处《机电工程》 CAS 2008年第4期55-57,共3页; 文摘在现代密码系统中使用椭圆曲线密码(ECC)最频繁的一种方法是多点乘算法。通过分析ECC各种点乘计算方法,研究了不同算法性能的影响,并针对计算ECC多点乘算法耗时大的问题,提出了一种改进的联合点乘算法。该算法采用了基于基底4的布斯算法和结合相互对立形式(MOF)的标量表示方法。与传统方法相比较,该算法可以有效地提高运算速度,减少运算时间,并在椭圆曲线数字签名算法(ECDSA)中得到了应用。; 关键词椭圆曲线密码多点乘算法布斯算法椭圆曲线数字签名算法; Keywords elliptic curve cryptography （ECC） multl-scalar multiplication booth algorithm elliptic curve digital signature algorithm （ECDSA）; 分类号 TP216 [自动化与计算机技术—检测技术与自动化装置]; 在线阅读下载PDF 职称材料

题名基于电网动态特性的发电机主导参数辨识方法被引量：4: 3; 作者邱健周孝信于海承严剑峰牛琳琳于之虹田芳; 机构中国电力科学研究院华北电力设计院有限公司; 出处《中国电机工程学报》 EI CSCD 北大核心 2016年第14期3699-3706,共8页; 基金国家自然科学基金项目(61471328) 国家电网公司科技项目(XT71-14-04)~~; 文摘为提高发电机动态参数辨识的准确性,提出一种基于电网动态特性的发电机主导参数辨识方法。首先,根据实测量对发电机进行解耦,构建了包含动态参数的同步发电机的离散非线性状态空间模型,据此给出了参数核平滑算法(kernel smoothing,KS)和祖先采样粒子吉布斯算法(particle Gibbs with ancestor sampling,PGAS),并将两种算法结合得到KS-PGAS算法;然后,基于Morris筛选方法,使用灵敏度因子判别动态参数变化对输出的影响程度,并筛选出第一摆最大功率与阻尼比两个特征量相对应的主导参数;最后,使用KS-PGAS算法先对第一摆最大功率对应的主导参数修正,再利用修正后的主导参数对阻尼比对应的主导参数进行修正。仿真结果证明了所提算法的有效性和优越性。; 关键词同步发电机参数辨识灵敏度核平滑祖先采样粒子吉布斯算法; Keywords synchronous generator parameter identification sensitivity analysis kernel smoothing particle Gibbs with ancestor sampling; 分类号 TM74 [电气工程—电力系统及自动化]; 在线阅读下载PDF 职称材料

题名高性能低功耗32位浮点RISC微处理器的研究被引量：4: 4; 作者孙海珺邵志标邹刚赵宁; 机构西安交通大学电子与信息工程学院西安微电子技术研究所; 出处《西安交通大学学报》 EI CAS CSCD 北大核心 2005年第6期607-610,655,共5页; 文摘提出了低功耗架构、片上总线预选器等新的设计思想和改进的高阶布斯算法,利用0.35μmCMOS工艺,研制成功一种低功耗、高性能32位浮点精简指令系统(RISC)微处理器.该处理器芯片内置128kb静态随机存储器,芯片面积为7mm×7mm,中断和定、浮点等指令集所有指令运行正确,32位浮点乘法运算仅需17.8ns.与传统的设计相比,该微处理器主频提高了38%,功耗下降了39%,50MHz频率下的动态功耗仅为164mW,并具有边界扫描测试功能.研制结果表明,新的设计思想和算法有效地提高了微处理器的综合性能,为嵌入式浮点RISC的研究提供了新的途径.; 关键词精简指令系统微处理器总线预选器高阶布斯算法低功耗架构; Keywords Algorithms CMOS integrated circuits Microprocessor chips Static random access storage; 分类号 TP368.1 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名X-DSP浮点乘法器的设计与实现被引量：1: 5; 作者彭元喜杨洪杰谢刚; 机构国防科学技术大学计算机学院; 出处《计算机应用》 CSCD 北大核心 2010年第11期3121-3125,3133,共6页; 基金国家自然科学基金资助项目(60676010) 国家863计划项目(2007AA01Z108) 教育部长江学者和创新团队发展计划项目; 文摘为了满足高性能X-DSP浮点乘法器的性能、功耗、面积要求,研究分析了X型DSP总体结构和浮点乘法器指令特点,采用Booth2编码算法和4∶2压缩树形结构,使用4级流水线结构设计实现了一款高性能低功耗浮点乘法器。使用逻辑综合工具Design Compiler,采用第三方公司0.13μmCMOS工艺库,对所设计的乘法器进行了综合,其结果为工作频率500MHz,面积67529.36μm2,功耗22.3424mW。; 关键词 4∶2压缩树布斯算法 IEEE-754 浮点乘法器数字信号处理器; Keywords 4∶2 compression tree Booth algorithm IEEE-754 floating-point multiplier Digital Signal Processor （DSP）; 分类号 TP301.6 [自动化与计算机技术—计算机系统结构] TP342.2 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名M-DSP中高性能浮点乘加器的设计与实现被引量：1: 6; 作者车文博刘衡竹田甜; 机构国防科学技术大学计算机学院; 出处《计算机应用》 CSCD 北大核心 2016年第8期2213-2218,共6页; 基金航天科学基金资助项目(2013ZC88003)~~; 文摘针对高性能M型数字信号处理器(M-DSP)对浮点运算的性能、面积和功耗要求,研究分析了M-DSP总体结构和浮点运算的指令特点,设计和实现了一种高性能低功耗的浮点乘累加器(FMAC)。该乘加器采用单、双精度通路分离的主体结构,分为六级流水站执行,对乘法器、对阶移位等关键模块进行了复用设计,支持双精度和单精度浮点乘法、乘累加、乘累减、单精度点积和复数运算。对所设计的乘加器进行了全面的验证,基于45 nm工艺采用Synopsys公司的Design Compiler工具综合所设计的代码,综合结果表明运行频率可达1 GHz,单元面积36 856μm2;与FT-XDSP中的乘加器相比,面积节省了12.95%,关键路径长度减少了2.17%。; 关键词浮点乘法浮点乘累加器浮点点积布斯算法 IEEE754; Keywords floating-point multiplier Floating-point Multiply ACcumulate （FMAC） floating-point dot product Booth algorithm IEEE754; 分类号 TP332.2 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

	题名	作者	出处	发文年	被引量	操作
1	基于改进的布斯算法FPGA嵌入式18×18乘法器	王鲁豫陈春深国磊	《现代电子技术》	2012	1	在线阅读下载PDF 职称材料
2	一种改进的联合点乘算法及其应用	杨宇任丰博胡速登	《机电工程》 CAS	2008	1	在线阅读下载PDF 职称材料
3	基于电网动态特性的发电机主导参数辨识方法	邱健周孝信于海承严剑峰牛琳琳于之虹田芳	《中国电机工程学报》 EI CSCD 北大核心	2016	4	在线阅读下载PDF 职称材料
4	高性能低功耗32位浮点RISC微处理器的研究	孙海珺邵志标邹刚赵宁	《西安交通大学学报》 EI CAS CSCD 北大核心	2005	4	在线阅读下载PDF 职称材料
5	X-DSP浮点乘法器的设计与实现	彭元喜杨洪杰谢刚	《计算机应用》 CSCD 北大核心	2010	1	在线阅读下载PDF 职称材料
6	M-DSP中高性能浮点乘加器的设计与实现	车文博刘衡竹田甜	《计算机应用》 CSCD 北大核心	2016	1	在线阅读下载PDF 职称材料