期刊文献+
共找到548篇文章
< 1 2 28 >
每页显示 20 50 100
嵌入式RISC处理器体系结构并行技术的研究 被引量:1
1
作者 周亦敏 魏洪兴 《计算机科学》 CSCD 北大核心 2007年第1期262-263,277,共3页
本文通过对目前国内外主流嵌入式处理器体系结构创新与发展的研究,着重从处理器体系结构中RISC规则的突破、数据处理、多线程、多核处理器的构成等多种并行技术的应用,对提高系统运行效率和降低运行功耗,作了较为全面的分析,同时研究了... 本文通过对目前国内外主流嵌入式处理器体系结构创新与发展的研究,着重从处理器体系结构中RISC规则的突破、数据处理、多线程、多核处理器的构成等多种并行技术的应用,对提高系统运行效率和降低运行功耗,作了较为全面的分析,同时研究了这些并行机制的实现技术。研究表明,嵌入式处理器结构中并行技术的应用,是应对目前嵌入式应用高性能、低功耗挑战的有效方法。 展开更多
关键词 嵌入处理器 体系结构 risc 并行技术
在线阅读 下载PDF
面向嵌入式微处理器的高性能视频编解码算法 被引量:2
2
作者 李青燕 田军 《现代电子技术》 北大核心 2024年第10期34-38,共5页
针对高清和超高清视频,嵌入式微处理器在进行视频编解码时常常会受到资源的限制,导致输出的视频画面出现模糊的情况。为此,提出一种面向嵌入式微处理器的高性能视频编解码算法。利用最小平均绝对值误差作为匹配准则指标,预判断高性能视... 针对高清和超高清视频,嵌入式微处理器在进行视频编解码时常常会受到资源的限制,导致输出的视频画面出现模糊的情况。为此,提出一种面向嵌入式微处理器的高性能视频编解码算法。利用最小平均绝对值误差作为匹配准则指标,预判断高性能视频的失真率损耗,计算图像中最大交流系数总能量,获取高细节分块,感知运动视频;利用空时域条件下的边缘图获取视频编码的相邻像素权重,通过像素间距离获取超像素为前景区域的概率,对目标前景区域编码;采用最小化范数优化编码视频约束条件,利用拉格朗日乘子等价转换编码视频,根据训练冗余字典计算视频解码校正因子,完成最终的视频编解码。经实验证明,所提方法能有效地完成高性能视频编解码,保证视频质量,视频的编码率一直处于31.3 dB,相对稳定。 展开更多
关键词 嵌入处理器 视频编码 视频解码 边缘信息 交流系数 冗余字典 超像素
在线阅读 下载PDF
32位浮点RISC嵌入式微处理器LS-C编译程序寄存器分配实现
3
作者 孙满囤 胡宝成 《计算机工程与应用》 CSCD 北大核心 2003年第2期131-132,共2页
寄存器的合理利用是提高编译程序目标代码效率的关键因素。论文提出变量使用频度最低思想并详细阐述了其在32位浮点RISC嵌入式微处理器LS-C编译程序寄存器分配方案中的具体实现。
关键词 32位浮点risc嵌入处理器 LS-C 编译程序 寄存器分配
在线阅读 下载PDF
基于嵌入式SIMD处理器的音频解码优化 被引量:1
4
作者 李晓潮 焦李成 +1 位作者 洪新华 卢潇 《计算机工程》 CAS CSCD 北大核心 2009年第1期13-16,20,共5页
嵌入式处理器越来越多地采用SIMD并行架构来提升其媒体处理能力,该文提出基于该架构的优化流程,采用算法和处理器架构紧密结合的优化原则,利用现有编译器来降低汇编编程工作量,对算法关键部分采用手工编程来确保优化效率。该流程被应用... 嵌入式处理器越来越多地采用SIMD并行架构来提升其媒体处理能力,该文提出基于该架构的优化流程,采用算法和处理器架构紧密结合的优化原则,利用现有编译器来降低汇编编程工作量,对算法关键部分采用手工编程来确保优化效率。该流程被应用在基于XScale平台的MP3解码优化中,短时间内将解码效率提高60%,接近IPP库的性能。 展开更多
关键词 嵌入式risc处理器 SIMD并行处理架构 MP3解码
在线阅读 下载PDF
一种基于RISC-V架构的高性能嵌入式处理器设计 被引量:10
5
作者 杜岚 王裕 +2 位作者 刘向峰 高诗昂 邓庆绪 《小型微型计算机系统》 CSCD 北大核心 2023年第12期2865-2871,共7页
开源指令集RISC-V为物联网和嵌入式领域的处理器提供了强大的动力,本文针对一些具有高性能、小面积、低功耗需求的场景,设计了一种基于RISC-V指令集架构的高性能嵌入式处理器核.处理器核的代号为FRV232,采用单取指,单发射,乱序执行技术... 开源指令集RISC-V为物联网和嵌入式领域的处理器提供了强大的动力,本文针对一些具有高性能、小面积、低功耗需求的场景,设计了一种基于RISC-V指令集架构的高性能嵌入式处理器核.处理器核的代号为FRV232,采用单取指,单发射,乱序执行技术,支持RV32I基础指令集和M扩展指令集,以较低的面积实现了较高的性能.本文开发了专门用于验证FRV232核心的功能模型,功能验证阶段使用验证软件Modelsim和功能模型对处理器核心进行了完整的验证,并利用该处理器核心在FPGA上实现了基础的原型系统,使用Vivado统计了该处理器核所需的芯片面积.经过测试,FRV232在FPGA上能够稳定运行在100MHz,在该主频下,Dhrystone的性能跑分可以达到1.73DMPS/MHz. 展开更多
关键词 嵌入处理器 流水线 乱序执行 risc-V
在线阅读 下载PDF
基于ARM处理器的嵌入式软件能耗统计模型 被引量:11
6
作者 刘啸滨 郭兵 +3 位作者 沈艳 朱建 王继禾 伍元胜 《电子科技大学学报》 EI CAS CSCD 北大核心 2012年第5期770-774,共5页
提出了一种嵌入式软件能耗的统计模型,包括处理器、存储器和I/O控制器等硬件单元产生的能耗,然后通过分析ARM指令周期数的规律,设计了指令周期数的相应计算方法,该方法能够快速地计算软件运行时处理器产生的能耗。在高精度指令级嵌入式... 提出了一种嵌入式软件能耗的统计模型,包括处理器、存储器和I/O控制器等硬件单元产生的能耗,然后通过分析ARM指令周期数的规律,设计了指令周期数的相应计算方法,该方法能够快速地计算软件运行时处理器产生的能耗。在高精度指令级嵌入式软件能耗模拟器HMSim中进行了模型实现。实验结果表明,该模型的能耗计算结果与实际仪器测量结果的误差在10%以内,可较准确地反映软件实现方式对系统能耗的影响程度。 展开更多
关键词 嵌入软件能耗 嵌入系统 能耗统计模型 处理器能耗
在线阅读 下载PDF
应用于低功耗嵌入式处理器的功耗动态管理策略设计 被引量:13
7
作者 孙大鹰 徐申 +2 位作者 徐玉珉 孙伟锋 陆生礼 《东南大学学报(自然科学版)》 EI CAS CSCD 北大核心 2013年第4期695-700,共6页
为了降低嵌入式应用系统的功耗和成本,设计实现了一种应用于低功耗嵌入式处理器的功耗动态管理策略.该功耗动态管理策略包括多工作模式切换、动态频率调节、动态电压调节和快速可变的电压供给单元全集成,在满足功能和性能要求的基础上,... 为了降低嵌入式应用系统的功耗和成本,设计实现了一种应用于低功耗嵌入式处理器的功耗动态管理策略.该功耗动态管理策略包括多工作模式切换、动态频率调节、动态电压调节和快速可变的电压供给单元全集成,在满足功能和性能要求的基础上,根据处理器执行任务的需求变化,切换处理器的工作模式,动态调节工作频率与工作电压,降低功耗;快速可变的电压供给单元也集成于处理器中,支持工作电压的实时快速调节,降低系统成本.基于嵌入式应用系统样机的验证结果表明,应用系统执行不同的进程任务时,功耗均有效下降.在嵌入式应用系统中采用该功耗动态管理策略,能够有效降低系统的功耗与成本. 展开更多
关键词 嵌入应用系统 嵌入处理器 动态频率调节 动态电压调节 低功耗 低成本
在线阅读 下载PDF
基于异构多核处理器的嵌入式数控系统研究 被引量:11
8
作者 陆小虎 于东 +1 位作者 胡毅 林立明 《中国机械工程》 EI CAS CSCD 北大核心 2013年第19期2623-2628,共6页
针对传统嵌入式数控系统性能差、可扩展性差、人机界面不友好等特点,结合异构多核技术和现场总线技术的优点,提出并开发了一种基于异构处理器和现场总线技术的嵌入式数控系统。该数控系统运行在异构多核处理器之上,通过在不同的处理器... 针对传统嵌入式数控系统性能差、可扩展性差、人机界面不友好等特点,结合异构多核技术和现场总线技术的优点,提出并开发了一种基于异构处理器和现场总线技术的嵌入式数控系统。该数控系统运行在异构多核处理器之上,通过在不同的处理器核心上同时运行通用系统和实时系统,采用静态划分的方式将数控系统内部的任务分配到不同的处理器核心上,使用现场总线技术实现嵌入式数控系统与伺服电机之间的连接,简化数控系统与伺服驱动器之间的连线。实验证明,开发的数控系统具有良好的实时性和扩展性,验证了设计的合理性。 展开更多
关键词 嵌入 数控系统 异构多核处理器 现场总线
在线阅读 下载PDF
一种高性能的嵌入式微处理器:银河TS-1 被引量:2
9
作者 陆洪毅 沈立 +3 位作者 赵学秘 王蕾 戴葵 王志英 《电子学报》 EI CAS CSCD 北大核心 2002年第11期1668-1671,共4页
银河TS 1嵌入式微处理器是国防科学技术大学计算机学院设计的 32位嵌入式微处理器 ,完全正向设计 ,具有自主版权 .在体系结构上采用RISC内核 ,六级流水线 ,具有独立的数据Cache和指令Cache .特别的 ,TS 1具有两个取指部件的动态指令调... 银河TS 1嵌入式微处理器是国防科学技术大学计算机学院设计的 32位嵌入式微处理器 ,完全正向设计 ,具有自主版权 .在体系结构上采用RISC内核 ,六级流水线 ,具有独立的数据Cache和指令Cache .特别的 ,TS 1具有两个取指部件的动态指令调度机制 ,拥有面向嵌入式应用的向量处理机制 ,采用基于内容复制 /交换的寄存器窗口技术的中断处理机制 ,支持WISHBONEIP核互连接口规范 ,具有良好的扩展性 .本文主要介绍TS 1的RISC核心设计思想和关键实现技术 ,最后给出性能评测结果 .TS 1设计已经在Altera的FPGAEP2 0K4 0 0EBC上面得到了验证 ,主频可以达到 36 .7MHz. 展开更多
关键词 银河TS-1 嵌入处理器 体系结构 向量化 流水线 risc
在线阅读 下载PDF
一种嵌入式硬件多线程处理器的研究 被引量:5
10
作者 尹震宇 赵海 +1 位作者 张文波 王小英 《东北大学学报(自然科学版)》 EI CAS CSCD 北大核心 2006年第9期968-971,共4页
提出了一种基于同时多线程技术的硬件多线程处理器设计.通过处理器内部的硬件机制来完成对多线程的调度管理,实现基于硬件的时间片轮询多线程调度机制.最大程度地减少操作系统中关于线程调度的开销,提高处理器执行多用户线程时的整体效... 提出了一种基于同时多线程技术的硬件多线程处理器设计.通过处理器内部的硬件机制来完成对多线程的调度管理,实现基于硬件的时间片轮询多线程调度机制.最大程度地减少操作系统中关于线程调度的开销,提高处理器执行多用户线程时的整体效率,简化了用户在多线程条件下的编程复杂度,增强了多线程运行环境下处理器对线程的保护. 展开更多
关键词 多线程处理器 多线程处理 FPGA 嵌入系统 处理器设计
在线阅读 下载PDF
ARM微处理器体系结构及其嵌入式SOC 被引量:23
11
作者 蒋亚群 张春元 《计算机工程》 CAS CSCD 北大核心 2002年第11期4-6,共3页
嵌入式微处理器是体系结构研究领域的一个热点。文章从微处理器设计者的角度出发,对在嵌入式系统当中应用广泛的32位ARM微处理器系列的体系结构作了研究和探讨,简要介绍了3种当前市场上流行的、典型的基于ARM的SOC芯片。
关键词 ARM 处理器 体系结构 嵌入处理器 SOC
在线阅读 下载PDF
一种基于JTAG的嵌入式微处理器片上可调试系统 被引量:18
12
作者 张伟 李兆麟 +1 位作者 张闯 汪东升 《计算机工程与应用》 CSCD 北大核心 2004年第12期1-4,51,共5页
文章提出了一种基于JTAG的嵌入式微处理器片上的可调试系统。该系统在JTAG工业标准的基础上,能够以较少的硬件开销支持指令/数据断点设置、单步执行、寄存器内容查看和设置、内存内容查看和设置、在线编程以及微处理器运行现场设置等调... 文章提出了一种基于JTAG的嵌入式微处理器片上的可调试系统。该系统在JTAG工业标准的基础上,能够以较少的硬件开销支持指令/数据断点设置、单步执行、寄存器内容查看和设置、内存内容查看和设置、在线编程以及微处理器运行现场设置等调试功能。文章首先介绍了嵌入式微处理器可调试设计的原理,其次介绍了嵌入式微处理器的调试系统设计,最后给出调试实例分析。 展开更多
关键词 嵌入处理器 片上可调试系统 JTAG
在线阅读 下载PDF
基于ARM微处理器的嵌入式数控系统 被引量:10
13
作者 范克东 肖世德 龚邦明 《制造技术与机床》 CSCD 北大核心 2006年第1期15-17,共3页
ARM是一种高性能、低功耗的微处理器。采用ARM开发机床数控系统可以降低硬件成本、提高系统集成度、增强稳定性,它相对于PC平台具有更多的优势。因此,采用ARM为硬件平台开发数控系统是一个不错的选择。
关键词 ARM 嵌入 数控系统 处理器 机床
在线阅读 下载PDF
嵌入式处理器片外访存加密机制设计与实现 被引量:4
14
作者 刘根贤 王海霞 +1 位作者 刘振宇 汪东升 《计算机工程与应用》 CSCD 2014年第22期92-96,共5页
高安全敏感领域的嵌入式系统面临总线监听、数据篡改、离线分析等类型的恶意攻击,试图窃取密码、篡改信息等。特别是配合硬件电路的攻击,给用户造成重大的损失。为了从根本上解决系统外部电路系统攻击威胁,提出片外访存加密认证机制,选... 高安全敏感领域的嵌入式系统面临总线监听、数据篡改、离线分析等类型的恶意攻击,试图窃取密码、篡改信息等。特别是配合硬件电路的攻击,给用户造成重大的损失。为了从根本上解决系统外部电路系统攻击威胁,提出片外访存加密认证机制,选择AES-GCM算法,对所有片外写数据进行加密,对读数据进行解密并认证。同时设计一次密码与页地址置乱函数产生二次密钥,保障了加密强度。进一步通过软件实现LRU Cache优化性能,在STM32系列微处理器硬件平台上,软件实现片外访存加密认证机制。在内存压力测试中,加密片外访存性能平均降低了9%。 展开更多
关键词 嵌入 处理器 片外访存 加密认证
在线阅读 下载PDF
嵌入式处理器中降低Cache缺失代价设计方法研究 被引量:3
15
作者 黄海林 许彤 +1 位作者 范东睿 唐志敏 《小型微型计算机系统》 CSCD 北大核心 2006年第11期2077-2081,共5页
以龙芯1号处理器为研究对象,探讨了嵌入式处理器中降低Cache缺失代价的设计方法.通过分析处理器的结构特征,本文实现了在关键字优先基础上一次缺失下命中的非阻塞数据Cache,可以将处理器平均性能提高3.9%.同时利用局部性原理,在关键字... 以龙芯1号处理器为研究对象,探讨了嵌入式处理器中降低Cache缺失代价的设计方法.通过分析处理器的结构特征,本文实现了在关键字优先基础上一次缺失下命中的非阻塞数据Cache,可以将处理器平均性能提高3.9%.同时利用局部性原理,在关键字优先非阻塞数据Cache的基础上,本文提出了一种类非阻塞的指令Cache设计方法,可以降低指令Cache的缺失代价,以较小的实现代价进一步将处理器平均性能提高7.7%.通过本文的工作,可以同时降低指令Cache和数据Cache的缺失代价,处理器的平均性能提高了11.6%. 展开更多
关键词 嵌入处理器 CACHE 缺失代价
在线阅读 下载PDF
基于PowerPC处理器MPC8250的嵌入式Linux系统开发 被引量:8
16
作者 褚文奎 樊晓光 黄培成 《计算机工程与设计》 CSCD 北大核心 2006年第1期179-180,F0003,共3页
介绍了嵌入式PowerPC处理器芯片MPC8250的主要特征。借助于denx软件中心提供的ELDK3.0开发套件,着重阐述了如何在PowerPC处理器(以MPC8250为例)上开发嵌入式Linux系统,主要包括编译环境开发、目标系统配置、调试环境建立、系统引导模块U... 介绍了嵌入式PowerPC处理器芯片MPC8250的主要特征。借助于denx软件中心提供的ELDK3.0开发套件,着重阐述了如何在PowerPC处理器(以MPC8250为例)上开发嵌入式Linux系统,主要包括编译环境开发、目标系统配置、调试环境建立、系统引导模块U-BOOT修改、内核裁减与移植以及文件系统分类等。Linux系统对于PowerPC处理器具有良好的支持性能。基于PowerPC处理器的嵌入式Linux系统提供了一个小体积、低功耗、具有丰富接口的开发平台,为整个飞机维修系统的开发打下了一个坚实的基础。 展开更多
关键词 POWERPC处理器 MPC8250 嵌入系统 LINUX U-BOOT
在线阅读 下载PDF
基于嵌入式微处理器的VxWorks系统移植 被引量:7
17
作者 屈文新 樊晓桠 《计算机应用研究》 CSCD 北大核心 2007年第6期262-264,267,共4页
提出一种以嵌入式微处理器为核心,移植VxWorks操作系统的方法。通过对VxWorks输入/输出系统的分析以及中断处理和异常处理过程的研究,设计了相应的外围器件,成功实现了VxWorks操作系统的移植。
关键词 VXWORKS 嵌入处理器 实时
在线阅读 下载PDF
基于嵌入式处理器软核的DVB-S基带处理系统 被引量:5
18
作者 杨浩 林争辉 +1 位作者 鞠海 蔡雄飞 《计算机工程》 EI CAS CSCD 北大核心 2005年第6期203-205,F003,共4页
完整地给出了一种利用SoPC策略在大规模FPGA上实现高度集成的DVB-S前端基带处理系统的SoC实现。从系统模型设计入手,综合运用了集成电路和SoC设计手段设计验证了基带处理IP,并整合了嵌入式处理器(Nios)软核及其应用程序,极大地提高了系... 完整地给出了一种利用SoPC策略在大规模FPGA上实现高度集成的DVB-S前端基带处理系统的SoC实现。从系统模型设计入手,综合运用了集成电路和SoC设计手段设计验证了基带处理IP,并整合了嵌入式处理器(Nios)软核及其应用程序,极大地提高了系统性能并降低了总体成本。还提出了基于混合层次仿真的设计验证方法。 展开更多
关键词 数字视频广播(DVB) 基带处理 系统级可编程芯片 嵌入处理器 NIOS 混合层次仿真
在线阅读 下载PDF
片上trace:嵌入式处理器的有效调试和优化技术 被引量:2
19
作者 扈啸 陈书明 +1 位作者 李杰 陈莉丽 《国防科技大学学报》 EI CAS CSCD 北大核心 2008年第2期46-50,共5页
片上trace技术弥补了传统调试方法的不足,可以实现对嵌入式软件的非入侵调试。首先分析了当前主流调试方法的不足,论述了trace与断点调试方法互为补充的关系,而后介绍了YHFT系列DSP的片上trace系统TraceDo的功能与结构,并解释了路径trac... 片上trace技术弥补了传统调试方法的不足,可以实现对嵌入式软件的非入侵调试。首先分析了当前主流调试方法的不足,论述了trace与断点调试方法互为补充的关系,而后介绍了YHFT系列DSP的片上trace系统TraceDo的功能与结构,并解释了路径trace的原理和工作过程,最后讨论了片上trace的应用。 展开更多
关键词 片上追踪 嵌入处理器 调试 优化 银河飞腾
在线阅读 下载PDF
可自适应变频嵌入式微处理器核的设计 被引量:4
20
作者 李侠 周晓方 +1 位作者 张海清 章倩苓 《小型微型计算机系统》 CSCD 北大核心 2006年第2期335-338,共4页
变频技术是一种非常实用的低功耗设计技术.本文设计了与MIPS32-4Kec指令兼容的嵌入式微处理器核SRISC-I,并内嵌锁相环(PLL)作为时钟发生电路,该微处理器核在软件控制下可自适应地改变工作频率.除正常的工作模式外,SRISC-I还支持空闲、... 变频技术是一种非常实用的低功耗设计技术.本文设计了与MIPS32-4Kec指令兼容的嵌入式微处理器核SRISC-I,并内嵌锁相环(PLL)作为时钟发生电路,该微处理器核在软件控制下可自适应地改变工作频率.除正常的工作模式外,SRISC-I还支持空闲、休眠模式,可停止整个系统时钟及PLL的运行,有效地降低了功耗.仿真结果表明,在0.18umCMOS工艺下,SRISC-I最高频率达到250MHz,在PLL的控制下其工作频率可以以10MHz的步长改变.同时,给出了SRISC-I在不同频率下运行Dhrystone2.1程序的功耗,250MHz时为82.466mWatt,而在休眠模式下仅为28uWatt. 展开更多
关键词 变频技术 功耗管理技术 低功耗设计 嵌入处理器
在线阅读 下载PDF
上一页 1 2 28 下一页 到第
使用帮助 返回顶部