期刊文献+
共找到1篇文章
< 1 >
每页显示 20 50 100
SoC的可测试性设计技术 被引量:4
1
作者 王永生 肖立伊 +1 位作者 毛志刚 叶以正 《同济大学学报(自然科学版)》 EI CAS CSCD 北大核心 2002年第10期1271-1276,共6页
基于可复用的嵌入式IP(intellectualproperty)模块的系统级芯片 (SoC)设计方法使测试面临新的挑战 ,需要研究开发新的测试方法和策略 .结合系统级芯片的可测试性设计技术所面临的技术难点 ,详细介绍了当前系统级芯片的可测试性设计技术 ... 基于可复用的嵌入式IP(intellectualproperty)模块的系统级芯片 (SoC)设计方法使测试面临新的挑战 ,需要研究开发新的测试方法和策略 .结合系统级芯片的可测试性设计技术所面临的技术难点 ,详细介绍了当前系统级芯片的可测试性设计技术 ,分析了各种系统级芯片的可测试性设计技术的特点及其优缺点 ,着重讨论了国际工业界内针对系统级芯片测试的方案 :IEEEP15 0 0和虚拟插座接口联盟 (VSIA)测试访问结构 . 展开更多
关键词 SOC 系统级芯片 可测试性设计 测试访问结构 芯片设计 芯片测试 嵌入式ip模块
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部