期刊文献+
共找到5篇文章
< 1 >
每页显示 20 50 100
面向大规模数字IC设计的层次化存储建设实践
1
作者 石松华 《中国集成电路》 2024年第10期44-47,66,共5页
为了更好地帮助IC设计企业实现数据的高效、安全、可靠存储,本文通过对IC设计过程中对存储性能、可靠性以及层次化存储的需求进行分析,并结合具体项目层次化存储的最佳实践,给出一种高性价比的IC设计数据管理解决方案。
关键词 层次化存储 分级 高性能 低延时 低成本
在线阅读 下载PDF
面向媒体的粗粒度可重构架构层次化存储设计
2
作者 曹鹏 梅晨 刘波 《上海交通大学学报》 EI CAS CSCD 北大核心 2014年第10期1389-1393,1399,共6页
为了优化粗粒度可重构架构REMUS-II(Reconfigurable Multimedia System 2)的数据流通路,使其能够完成高性能媒体解码,针对媒体算法的数据访问特征,对REMUS-II的片上存储与片外存储访问模块进行优化.片上存储通过二维数据传输和转置等访... 为了优化粗粒度可重构架构REMUS-II(Reconfigurable Multimedia System 2)的数据流通路,使其能够完成高性能媒体解码,针对媒体算法的数据访问特征,对REMUS-II的片上存储与片外存储访问模块进行优化.片上存储通过二维数据传输和转置等访问模式进行优化,片上数据传输效率分别平均提高了69.6%和15.1%.片外存储通过块缓存设计优化参考帧访问,平均减少37%的外存访问时间.经过层次化存储设计,REMUS-II数据流可满足计算需求,在200MHz主频下实现H.264算法和MPEG2算法高级档次的1 920像素×1 080像素高清分辨率实时解码. 展开更多
关键词 粗粒度可重构架构 媒体应用 层次化存储 高清解码
在线阅读 下载PDF
基于循环神经网络的多核处理器层次化存储技术
3
作者 辛明勇 祝健杨 +2 位作者 徐长宝 姚浩 刘德宏 《电子设计工程》 2023年第22期121-124,129,共5页
目前的多核处理器层次化存储技术同步性差、抗冗余度低,不能满足海量数据的分层存储要求,因此基于循环神经网络研究了一种新的多核处理器层次化存储技术。引入卷积神经算法完善数据存储功能,针对数据存储过程、数据库设计以及存储节点... 目前的多核处理器层次化存储技术同步性差、抗冗余度低,不能满足海量数据的分层存储要求,因此基于循环神经网络研究了一种新的多核处理器层次化存储技术。引入卷积神经算法完善数据存储功能,针对数据存储过程、数据库设计以及存储节点的选择进行了深层次的优化设计,从而有效提升数据的存储效率和存储稳定性。实验结果表明,该非对称多核处理器的同步性误差低于0.1,平均同步误差为0.04,能够避免96%的数据重复,抗数据冗余度高,对多核处理器的发展和应用具有积极作用。 展开更多
关键词 循环神经网络 多核处理器 层次化存储 存储技术
在线阅读 下载PDF
异构多核SoC处理器内部存储架构优化 被引量:4
4
作者 张玄 张多利 宋宇鲲 《电子科技》 2022年第9期44-51,共8页
异构多核技术的发展使微处理器的性能有了较大提升,而处理器与外部存储器之间的带宽差异限制了处理器的性能发挥,“存储墙”问题日益严重。针对一种用于高密度计算的异构多核SoC系统,文中提出了一套存储设计方案。该方案通过复用一些长... 异构多核技术的发展使微处理器的性能有了较大提升,而处理器与外部存储器之间的带宽差异限制了处理器的性能发挥,“存储墙”问题日益严重。针对一种用于高密度计算的异构多核SoC系统,文中提出了一套存储设计方案。该方案通过复用一些长时间闲置的本地空闲存储资源作为二级共享缓存来增加访存带宽,减少访问外部存储频率。分布式高速共享二级缓存结合多路并行访问外部存储的层次化存储结构,缓解了系统处理数据与外部存储器间的速度差异,提高了数据的存取效率,优化了系统的性能。综合资源消耗和计算效率,文中所提设计相比普通二级缓存节约了69.36%的片上SRAM资源,相比无缓存结构提高了41.2%的加速比,整体任务计算时间平均减少了约40.6%。 展开更多
关键词 异构多核 存储 复用 多路并行 层次化存储 二级缓存 分布式 外部存储
在线阅读 下载PDF
基于统计时分复用技术的三维片上网络 被引量:2
5
作者 王佳文 李丽 +2 位作者 潘红兵 李伟 张荣 《电子与信息学报》 EI CSCD 北大核心 2012年第10期2501-2507,共7页
在片上网络(Network on Chip,NoC)系统中,本地子系统通常基于总线结构,而全局通信则由基于包交换的网络构成。然而,由于总线和网络之间通讯机制的差异,当本地子系统内各核访问全局资源的时候,系统整体性能将下降。在3D NoC中,由于全局... 在片上网络(Network on Chip,NoC)系统中,本地子系统通常基于总线结构,而全局通信则由基于包交换的网络构成。然而,由于总线和网络之间通讯机制的差异,当本地子系统内各核访问全局资源的时候,系统整体性能将下降。在3D NoC中,由于全局网络规模的扩大,该问题将越发显著。对此,该文提出一种基于统计时分复用(Statistical Time Division Multiplex,STDM)技术的3D NoC架构。该架构首先在本地子系统引入STMD控制单元,然后在网络接口设计中增加了计数及等待机制,并对路由节点针对STDM技术进行了优化设计,以增强对STDM的支持,减小总线、网络间的差异。同时,该文还充分利用STDM帧的特点,设计了一种新的数据包格式,以进一步降低全局通信的网络负荷。为证明新方案的高效,该文采用SystemC语言进行系统级建模,仿真结果表明:该方案在降低网络负荷、减小通信延时方面有着显著效果。最佳情况下,两者可以分别降低为传统方案的45%和20.5%。而实际应用中,尤其对于通信密集型应用而言,该方法的改善效果也同样明显。 展开更多
关键词 3D片上网络 统计时分复用 层次化存储架构
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部