期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
多路并行延迟锁相式射频DAC设计
被引量：
2
1
作者
蒋颖丹
苏小波
+1 位作者
杨霄垒
赵霖
《固体电子学研究与进展》
CAS
CSCD
北大核心
2015年第5期472-477,共6页
提出了一种适用于2GS/s以上速率射频DAC设计的结构——多路并行延迟锁相式DAC,并基于该结构实现了一款14位2.5GS/s高性能DAC。测试结果显示:积分非线性误差INL为±0.5LSB,微分非线性误差DNL为±0.4LSB;2.5GS/s转换速率条件下,输...
提出了一种适用于2GS/s以上速率射频DAC设计的结构——多路并行延迟锁相式DAC,并基于该结构实现了一款14位2.5GS/s高性能DAC。测试结果显示:积分非线性误差INL为±0.5LSB,微分非线性误差DNL为±0.4LSB;2.5GS/s转换速率条件下,输出100 MHz正弦波时SFDR为67.08dBc,IMD达到93.08dBc,输出550 MHz正弦波时,SFDR为56.42dBc。
展开更多
关键词
多路并行
延迟锁相
射频数模转换器
电流舵
在线阅读
下载PDF
职称材料
题名
多路并行延迟锁相式射频DAC设计
被引量：
2
1
作者
蒋颖丹
苏小波
杨霄垒
赵霖
机构
中国电子科技集团公司第五十八研究所
出处
《固体电子学研究与进展》
CAS
CSCD
北大核心
2015年第5期472-477,共6页
文摘
提出了一种适用于2GS/s以上速率射频DAC设计的结构——多路并行延迟锁相式DAC,并基于该结构实现了一款14位2.5GS/s高性能DAC。测试结果显示:积分非线性误差INL为±0.5LSB,微分非线性误差DNL为±0.4LSB;2.5GS/s转换速率条件下,输出100 MHz正弦波时SFDR为67.08dBc,IMD达到93.08dBc,输出550 MHz正弦波时,SFDR为56.42dBc。
关键词
多路并行
延迟锁相
射频数模转换器
电流舵
Keywords
multi-channel input
delay locked loop(DLL)
radio frequency digital-to-analog converter(RF DAC)
current-steering
分类号
TN792 [电子电信—电路与系统]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
多路并行延迟锁相式射频DAC设计
蒋颖丹
苏小波
杨霄垒
赵霖
《固体电子学研究与进展》
CAS
CSCD
北大核心
2015
2
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
