检索结果-维普期刊中文期刊服务平台

寄存器传输级低功耗设计方法被引量：6: 1; 作者罗旻杨波 +1 位作者高德远沈绪榜《小型微型计算机系统》 CSCD 北大核心 2004年第7期1207-1211,共5页; 随着移动设备需求量的不断增大和芯片工作速度的不断提高 ,芯片的功耗已经成为电路设计者必须考虑的问题 ,对于芯片整体性能的评估已经由原来的面积和速度的权衡变成面积、时序、可测性和功耗的综合考虑 ,并且功耗所占的权重会越来越大 ... 展开更多; 关键词低功耗设计寄存器传输级; 在线阅读下载PDF 职称材料

面向寄存器传输级设计阶段的高效高精度功耗预测模型被引量：2: 2; 作者李康师瑞之 +3 位作者陈嘉伟史江义潘伟涛王杰《电子与信息学报》 EI CSCD 北大核心 2023年第9期3166-3174,共9页; 功耗已成为电路设计的关键性能目标之一,现有商业工具PrimeTime PX(PTPX)的功耗预精度高,但是运行时间长,且仅面向已经生成网表的逻辑综合或者物理实现阶段。因此,降低功耗分析时间,且前移功耗预测在芯片设计中的环节变得尤为重要。该... 展开更多; 关键词功耗预估卷积神经网络寄存器传输级超大规模集成电路; 在线阅读下载PDF 职称材料

基于RTL级的数字电路功耗分析被引量：2: 3; 作者李杰谢巍刘明业《北京理工大学学报》 EI CAS CSCD 北大核心 2001年第1期1-5,共5页; 研究从 RTL级分析数字电路的功耗 .应用信息论中熵的概念计算由 VHDL描述中抽象出的电路模型的功耗 ,并考虑输出之间的相关 .分别对单输出和多输出情况进行了分析 ,最后得到一个考虑相关的近似功耗估算公式 ,将熵与电路功耗结合起来能... 展开更多; 关键词电路功耗功耗估算寄存器传输级功耗估算熵数字电路; 在线阅读下载PDF 职称材料

基于加权数据通路的RTL级低功耗SoC设计: 4; 作者杨恒伏田祖伟李勇帆《计算机科学》 CSCD 北大核心 2011年第2期293-295,共3页; 低功耗是SoC设计与评估的重要技术指标之一,现利用加权数据通路,提出一种新的低功耗SoC设计方法。该算法首先利用程序切片技术提取RTL级数据通路,然后采用贝叶斯网络训练获得各数据通路的权重(使用频率),以形成加权数据通路,最后根据各... 展开更多; 关键词 SOC 低功耗设计寄存器传输级加权数据通路; 在线阅读下载PDF 职称材料

题名寄存器传输级低功耗设计方法被引量：6: 1; 作者罗旻杨波高德远沈绪榜; 机构西北工业大学航空微电子中心; 出处《小型微型计算机系统》 CSCD 北大核心 2004年第7期1207-1211,共5页; 文摘随着移动设备需求量的不断增大和芯片工作速度的不断提高 ,芯片的功耗已经成为电路设计者必须考虑的问题 ,对于芯片整体性能的评估已经由原来的面积和速度的权衡变成面积、时序、可测性和功耗的综合考虑 ,并且功耗所占的权重会越来越大 .本文主要讲述在 RTL 设计中如何实现低功耗设计 .; 关键词低功耗设计寄存器传输级; Keywords low power design RTL(register transfer lever); 分类号 TP332 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名面向寄存器传输级设计阶段的高效高精度功耗预测模型被引量：2: 2; 作者李康师瑞之陈嘉伟史江义潘伟涛王杰; 机构西安电子科技大学; 出处《电子与信息学报》 EI CSCD 北大核心 2023年第9期3166-3174,共9页; 文摘功耗已成为电路设计的关键性能目标之一,现有商业工具PrimeTime PX(PTPX)的功耗预精度高,但是运行时间长,且仅面向已经生成网表的逻辑综合或者物理实现阶段。因此,降低功耗分析时间,且前移功耗预测在芯片设计中的环节变得尤为重要。该文提出一种面向千万门级专用集成电路(ASIC)的寄存器传输级(RTL)功耗预估方法,可在RTL设计阶段实现快速且准确的周期级功耗预测:根据输入信号的功耗相关性原则使用基于平滑截断绝对偏差惩罚项(SCAD)的嵌入法对输入信号自动筛选,从而解决大信号特征输入数量对预估性能的影响;通过时序对准方法对仿真波形数据进行校正,解决了sign-off级功耗与RTL级仿真波形之间的时序偏差问题,有效提升了模型预测的精度;建立了仅拥有两个卷积层和1个全连接层的浅层卷积神经网络模型,学习相邻位置和相邻时间上的信号活动与功耗的相关性信息,充分降低部署开销,使训练速度得到显著提高。该文使用开源数据集、28 nm工艺节点的3×10^(7)门级工业级芯片电路作为测试对象,实验结果表明,功耗预测结果和物理设计后PTPX分析结果相比,平均绝对百分比误差(MAPE)小于1.71%,11k时钟周期的功耗曲线预测耗时不到1.2 s。在场景交叉验证实验中,模型的预测误差小于4.5%。; 关键词功耗预估卷积神经网络寄存器传输级超大规模集成电路; Keywords Power estimation Convolutional Neural Network(CNN) Register Transfer Level(RTL) Very Large Scale Integration circuit(VLSI); 分类号 TN406 [电子电信—微电子学与固体电子学]; 在线阅读下载PDF 职称材料

题名基于RTL级的数字电路功耗分析被引量：2: 3; 作者李杰谢巍刘明业; 机构北京理工大学计算机科学与工程系; 出处《北京理工大学学报》 EI CAS CSCD 北大核心 2001年第1期1-5,共5页; 基金部级预研项目; 文摘研究从 RTL级分析数字电路的功耗 .应用信息论中熵的概念计算由 VHDL描述中抽象出的电路模型的功耗 ,并考虑输出之间的相关 .分别对单输出和多输出情况进行了分析 ,最后得到一个考虑相关的近似功耗估算公式 ,将熵与电路功耗结合起来能够比较精确地估算电路功耗 .; 关键词电路功耗功耗估算寄存器传输级功耗估算熵数字电路; Keywords circuit power power estimation RTL power estimation entropy; 分类号 TN79 [电子电信—电路与系统]; 在线阅读下载PDF 职称材料

题名基于加权数据通路的RTL级低功耗SoC设计: 4; 作者杨恒伏田祖伟李勇帆; 机构湖南第一师范学院信息科学与工程系国防科学技术大学计算机学院; 出处《计算机科学》 CSCD 北大核心 2011年第2期293-295,共3页; 基金国家自然科学基金项目(61073191) 湖南省科技计划项目(2008GK3134) +1 种基金湖南省高校科技创新团队支持计划([2010]212)资助。; 文摘低功耗是SoC设计与评估的重要技术指标之一,现利用加权数据通路,提出一种新的低功耗SoC设计方法。该算法首先利用程序切片技术提取RTL级数据通路,然后采用贝叶斯网络训练获得各数据通路的权重(使用频率),以形成加权数据通路,最后根据各路径权值控制门控信号的产生,对权值小的通路优先插入门控逻辑或合并门控逻辑,从而有效降低系统功耗。实验结果表明,该算法与已有ODC低功耗算法相比功耗平均下降8.38%,面积开销平均减少6.8%,同时数据通路的简化也使得算法计算负荷大幅下降。; 关键词 SOC 低功耗设计寄存器传输级加权数据通路; Keywords System on chip Low power design Register transfer level Weighted datapath; 分类号 TN47 [电子电信—微电子学与固体电子学] TP332 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

	题名	作者	出处	发文年	被引量	操作
1	寄存器传输级低功耗设计方法	罗旻杨波高德远沈绪榜	《小型微型计算机系统》 CSCD 北大核心	2004	6	在线阅读下载PDF 职称材料
2	面向寄存器传输级设计阶段的高效高精度功耗预测模型	李康师瑞之陈嘉伟史江义潘伟涛王杰	《电子与信息学报》 EI CSCD 北大核心	2023	2	在线阅读下载PDF 职称材料
3	基于RTL级的数字电路功耗分析	李杰谢巍刘明业	《北京理工大学学报》 EI CAS CSCD 北大核心	2001	2	在线阅读下载PDF 职称材料
4	基于加权数据通路的RTL级低功耗SoC设计	杨恒伏田祖伟李勇帆	《计算机科学》 CSCD 北大核心	2011	0	在线阅读下载PDF 职称材料