期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
(2,1,7)卷积码Viterbi译码器FPGA实现方案 被引量:5
1
作者 韩可 邓中亮 施乐宁 《现代电子技术》 2007年第15期90-92,96,共4页
移动通信系统标准中普遍采用卷积码作为信道编码方案。本文阐述了目前最常用的卷积码译码算法——Vit-erbi译码算法,然后给出了(2,1,7)卷积码编码电路FPGA实现方法。该方法给出了新的Viterbi幸运路径算法和高效的状态度量存储技术,可以... 移动通信系统标准中普遍采用卷积码作为信道编码方案。本文阐述了目前最常用的卷积码译码算法——Vit-erbi译码算法,然后给出了(2,1,7)卷积码编码电路FPGA实现方法。该方法给出了新的Viterbi幸运路径算法和高效的状态度量存储技术,可以充分利用FPGA的优势获得较好的译码结果。利用幸存路径交换寄存器模块,能有效减少存储量并降低功耗。 展开更多
关键词 VITERBI译码 FPGA 卷积码 寄存器交换 回溯
在线阅读 下载PDF
一种Viterbi译码算法的改进 被引量:1
2
作者 李宗伯 张普珩 +2 位作者 张波涛 胡文敏 刘衡竹 《北京交通大学学报》 CAS CSCD 北大核心 2008年第6期69-72,77,共5页
提出了一种用寄存器交换法实现Viterbi译码的完整方案.采用一系列如截短法、用等效的思想简化启动过程、加比选计算并行化等方法,进一步改进了Viterbi译码算法的性能.使软判决位数、交织深度等参数在FPGA模拟时均可配置,并用Verilog硬... 提出了一种用寄存器交换法实现Viterbi译码的完整方案.采用一系列如截短法、用等效的思想简化启动过程、加比选计算并行化等方法,进一步改进了Viterbi译码算法的性能.使软判决位数、交织深度等参数在FPGA模拟时均可配置,并用Verilog硬件描述语言具体实现.基于Virtex5芯片进行综合,最大输出频率可达近200Mbps.利用Modelsim6.0和Haps-54开发板分别做了仿真和FPGA实验,同时搭建真实环境,进行BER性能测试,发现自研的IPCore在信噪比高于5.0时,优于Altera公司的同类产品和CDM-600,更适于深空卫星通信. 展开更多
关键词 无线通信 可配置 维特比译码 寄存器交换
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部