基于忆阻器存算一体架构的BCH多位纠错方法

1

作者 蔡固顺 刘锦辉 +2 位作者 谭雯丹 黄钊 王泉 《西安电子科技大学学报》 北大核心 2025年第2期167-178,共12页

忆阻器存算一体(Compute-In-Memory,CIM)架构作为一种融合存储和计算功能新技术,可以有效解决传统冯诺伊曼架构数据纠错因存储和计算分离而导致的数据传输速率受限、搬移频繁、传输功耗和延迟增加等问题,提高星载电子系统可靠性与稳定... 忆阻器存算一体(Compute-In-Memory,CIM)架构作为一种融合存储和计算功能新技术,可以有效解决传统冯诺伊曼架构数据纠错因存储和计算分离而导致的数据传输速率受限、搬移频繁、传输功耗和延迟增加等问题,提高星载电子系统可靠性与稳定性。然而,现有CIM纠错技术仅能实现单比特数据纠错,无法处理连续多位错误检错与纠错。为此,提出一种基于忆阻器CIM架构的BCH多位纠错方法。首先,将传统编码和译码中的取模、乘加、前搜索等运算转换为矩阵形式,以简化计算过程,减少资源开销;其次,分别构建了有限域乘累加及乘法单元,根据BCH算法各阶段的运算需求及计算数据特点,采用并行处理方式自适应选择相应计算单元,以进一步提高运算效率。最后,在Cadence的Calculator和MNSIM仿真平台上对所提方法进行验证。实验结果表明,该方法在实现高效稳定多位纠错同时,数据吞吐率为8.8 MHz、运行功耗小于40 mW、65 nm工艺下面积开销为3×10^(5)μm^(2)。特别地,相比FPGA与IMPLY架构,计算效率分别提升了7和400倍。 展开更多

关键词 忆阻器阵列 存算一体架构 单粒子翻转 BCH码 多比特纠错

在线阅读 下载PDF 职称材料

铁电基的存算一体组合优化求解器

2

作者 钱煜 杨泽禹 +7 位作者 王然然 蔡嘉豪 李超 黄庆荣 樊凌雁 李云龙 卓成 尹勋钊 《电子与信息学报》 北大核心 2025年第9期3104-3115,共12页

组合优化问题在诸多领域应用广泛,大多属于非确定多项式时间难题,基于冯·诺依曼架构的传统数字计算机难以满足其极高计算复杂度的需求。具有阈值电压可编程特性和多端口输入结构的铁电晶体管(FeFET)为高效求解组合优化问题提供了... 组合优化问题在诸多领域应用广泛,大多属于非确定多项式时间难题,基于冯·诺依曼架构的传统数字计算机难以满足其极高计算复杂度的需求。具有阈值电压可编程特性和多端口输入结构的铁电晶体管(FeFET)为高效求解组合优化问题提供了新的机遇。基于FeFET的存算一体架构具有能效高、延时低等特点,同时支持对向量-矩阵及向量-矩阵-向量乘法等复杂算子的加速,非常适合求解组合优化问题。该文回顾了FeFET的器件特性,介绍了组合优化问题的基本求解过程,并进一步探讨了近年来面向等式约束、不等式约束和纳什均衡场景下基于FeFET的存算一体组合优化求解器工作。最后,该文从多个方面分析并展望了基于FeFET的存算一体组合优化求解器的前景与挑战。 展开更多

关键词 铁电晶体管 存算一体 组合优化

在线阅读 下载PDF 职称材料

面向商用存算一体架构矩阵乘算子协同优化策略研究

3

作者 贺煜凯 谢童欣 +2 位作者 朱振华 高岚 李冰 《电子与信息学报》 北大核心 2025年第9期3187-3197,共11页

由于近存架构对数据密集型程序加速的潜力,Samsung等公司推出基于高带宽存储器与存内计算(HBM-PIM)的近存芯片用于大模型加速,得益于HBM的高带宽和天然并行特性,近存计算表现出对大模型极佳的加速。该文发现,矩阵规模变化时,HBM-PIM架... 由于近存架构对数据密集型程序加速的潜力,Samsung等公司推出基于高带宽存储器与存内计算(HBM-PIM)的近存芯片用于大模型加速,得益于HBM的高带宽和天然并行特性,近存计算表现出对大模型极佳的加速。该文发现,矩阵规模变化时,HBM-PIM架构的加速性能表现出不稳定性,限制了大模型部署的加速提升。为了释放HBM-PIM的加速潜力,该文深度分析了不同规模算子在HBM-PIM上性能差异的根本原因在于当前HBM-PIM对矩阵乘数据划分、映射和执行的支持不足,进而提出融合动态Bank分配、奇偶Bank交错式地址映射与分片虚拟化计算优化方法,有效提高了资源利用率和计算并行性。评估结果表明,所提方法对不同规模的矩阵计算都取得了1.894~8.225的加速比,相比优化前,性能平均提升了2.7倍。该文所提方案有效增强了PIM体系结构在多尺度任务下的可扩展性与适配能力,为AI算子在存内计算平台上的高效映射与调度提供了有益参考。 展开更多

关键词 存算一体 算子性能优化 矩阵乘算子 数据并行 地址映射策略

在线阅读 下载PDF 职称材料

存算一体技术研究进展与挑战

4

作者 蓝龙英 宋程霖 +1 位作者 左石凯 陈铖颖 《半导体技术》 北大核心 2025年第9期873-884,共12页

随着人工智能和深度学习的迅速发展,对芯片计算能力和数据处理速度的要求不断提高,传统计算架构面临着瓶颈。存算一体(CIM)作为一种新兴的创新架构,通过将计算功能直接集成于存储器内部,突破了存储与计算之间的瓶颈,显著提高了计算效率... 随着人工智能和深度学习的迅速发展,对芯片计算能力和数据处理速度的要求不断提高,传统计算架构面临着瓶颈。存算一体(CIM)作为一种新兴的创新架构,通过将计算功能直接集成于存储器内部,突破了存储与计算之间的瓶颈,显著提高了计算效率并降低了功耗,成为满足高效计算需求的关键技术。目前,该技术广泛应用于神经网络训练、数据密集型任务和边缘计算领域。对基于传统和新型半导体器件的存算一体芯片进行了综述,讨论了各研究方案的主要优缺点,并对存算一体技术面临的挑战进行了详细分析,对相应的解决方案进行了探讨,最后对存算一体技术未来的发展进行了展望。 展开更多

关键词 存算一体(CIM) 存储技术 存储器 存储架构 人工智能 神经网络

在线阅读 下载PDF 职称材料

存算一体技术研究现状 被引量：4

5

作者 李嘉宁 姚鹏 +5 位作者 揭路 唐建石 伍冬 高滨 钱鹤 吴华强 《电子学报》 EI CAS CSCD 北大核心 2024年第4期1103-1117,共15页

冯诺依曼计算机体系结构面临着“存储墙”的瓶颈,阻碍AI(Artificial Intelligence)计算性能提升.存算一体硬件结构打破了“存储墙”的限制,大大提升了AI计算的性能.目前存算一体计算方案已在多种存储介质上得到实现,根据计算信号类型,... 冯诺依曼计算机体系结构面临着“存储墙”的瓶颈,阻碍AI(Artificial Intelligence)计算性能提升.存算一体硬件结构打破了“存储墙”的限制,大大提升了AI计算的性能.目前存算一体计算方案已在多种存储介质上得到实现,根据计算信号类型,可以将存算一体计算方案分成数字存算一体方案和模拟存算一体方案.存算一体硬件结构使得AI计算的性能取得巨大提升,然而进一步发展仍面临重大挑战.本文对不同信号域的存算一体方案的进行了对比分析,指出了每一种方案的主要优缺点,也指明了存算一体技术面临的挑战.我们认为,随着工艺集成、器件、电路、架构,软件工具链的跨层次协同研究发展,存算一体技术将在边缘端和云端,为AI计算提供更加强大和高效的算力. 展开更多

关键词 人工智能 存算一体 存储介质 计算信号类型 评价指标

在线阅读 下载PDF 职称材料

SMCA:基于芯粒集成的存算一体加速器扩展框架 被引量：1

6

作者 李雯 王颖 +3 位作者 何银涛 邹凯伟 李华伟 李晓维 《电子与信息学报》 EI CAS CSCD 北大核心 2024年第11期4081-4091,共11页

基于可变电阻式随机存取存储器(ReRAM)的存算一体芯片已经成为加速深度学习应用的一种高效解决方案。随着智能化应用的不断发展,规模越来越大的深度学习模型对处理平台的计算和存储资源提出了更高的要求。然而,由于ReRAM器件的非理想性... 基于可变电阻式随机存取存储器(ReRAM)的存算一体芯片已经成为加速深度学习应用的一种高效解决方案。随着智能化应用的不断发展,规模越来越大的深度学习模型对处理平台的计算和存储资源提出了更高的要求。然而,由于ReRAM器件的非理想性,基于ReRAM的大规模计算芯片面临着低良率与低可靠性的严峻挑战。多芯粒集成的芯片架构通过将多个小芯粒封装到单个芯片中,提高了芯片良率、降低了芯片制造成本,已经成为芯片设计的主要发展趋势。然而,相比于单片式芯片数据的片上传输,芯粒间的昂贵通信成为多芯粒集成芯片的性能瓶颈,限制了集成芯片的算力扩展。因此,该文提出一种基于芯粒集成的存算一体加速器扩展框架—SMCA。该框架通过对深度学习计算任务的自适应划分和基于可满足性模理论(SMT)的自动化任务部署,在芯粒集成的深度学习加速器上生成高能效、低传输开销的工作负载调度方案,实现系统性能与能效的有效提升。实验结果表明,与现有策略相比,SMCA为深度学习任务在集成芯片上自动生成的调度优化方案可以降低35%的芯粒间通信能耗。 展开更多

关键词 芯粒 深度学习处理器 存算一体 任务调度

在线阅读 下载PDF 职称材料

基于存算一体集成芯片的大语言模型专用硬件架构 被引量：3

7

作者 何斯琪 穆琛 陈迟晓 《中兴通讯技术》 北大核心 2024年第2期37-42,共6页

目前以ChatGPT为代表的人工智能(AI)大模型在参数规模和系统算力需求上呈现指数级的增长趋势。深入研究了大型模型专用硬件架构,详细分析了大模型在部署过程中面临的带宽问题,以及这些问题对当前数据中心的重大影响。提出采用存算一体... 目前以ChatGPT为代表的人工智能(AI)大模型在参数规模和系统算力需求上呈现指数级的增长趋势。深入研究了大型模型专用硬件架构,详细分析了大模型在部署过程中面临的带宽问题,以及这些问题对当前数据中心的重大影响。提出采用存算一体集成芯片架构的解决方案,旨在缓解数据传输压力,同时提高大模型推理的能量效率。此外,还深入研究了在存算一体架构下轻量化-存内压缩协同设计的可能性,以实现稀疏网络在存算一体硬件上的稠密映射,从而显著提高存储密度和计算能效。 展开更多

关键词 大语言模型 存算一体 集成芯粒 存内压缩

在线阅读 下载PDF 职称材料

存算一体技术研究进展及其在电网中的应用探索 被引量：10

8

作者 焦飞 宋睿 +5 位作者 张鋆 彭国政 周华良 李友军 赵传奇 张树华 《电网技术》 EI CSCD 北大核心 2024年第1期300-314,共15页

基于数据驱动的人工智能方法在电力系统运维实际应用中展示出相当的优势,但目前人工智能技术在电力系统中还未能实现泛在落地应用,其关键原因之一为电力智能计算设备对人工智能模型的支撑能力不足。一方面,目前电力边、端侧设备资源受限... 基于数据驱动的人工智能方法在电力系统运维实际应用中展示出相当的优势,但目前人工智能技术在电力系统中还未能实现泛在落地应用,其关键原因之一为电力智能计算设备对人工智能模型的支撑能力不足。一方面,目前电力边、端侧设备资源受限,普遍存在计算能力不足等问题,无法支撑复杂电力人工智能模型的部署和运行;另一方面,由于电力系统规模的扩大和复杂程度的增加,电力云计算中心需要处理PB级海量数据并进行大规模电力调度计算,开始出现“算不动”的问题,难以满足电力系统快速响应需求,且耗能也不断攀升。存算一体技术是一种直接利用存储器进行数据处理的新型计算技术,可实现高算力、低功耗电力数据高效能处理,为解决新型电力系统难题提供了新的思路。基于此,详细归纳了存算一体技术的主流研究方向,阐释了存算一体技术在电网应用的可行性,提出了一些潜在电力应用场景,分析了实际应用中可能会面临的挑战,旨在为存算一体技术在电网的应用明确重点和方向。 展开更多

关键词 电力系统 存算一体技术 高算力 低功耗 边缘智能

在线阅读 下载PDF 职称材料

基于忆阻器的感存算一体技术综述 被引量：4

9

作者 张章 李超 +4 位作者 韩婷婷 许傲 程心 刘钢 解光军 《电子与信息学报》 EI CSCD 北大核心 2021年第6期1498-1509,共12页

忆阻器的低功耗、高响应、纳米级、非易失性等特性,在实现非冯·诺依曼计算架构中展现出巨大潜力。基于忆阻器的高密度横梁阵列可实现数据存储及并行计算一体的逻辑电路和类脑计算电路。此外,纳米传感器与忆阻器进一步集成,采集的... 忆阻器的低功耗、高响应、纳米级、非易失性等特性,在实现非冯·诺依曼计算架构中展现出巨大潜力。基于忆阻器的高密度横梁阵列可实现数据存储及并行计算一体的逻辑电路和类脑计算电路。此外,纳米传感器与忆阻器进一步集成,采集的信号直接送往忆阻器阵列进行运算和存储,感知、存储与计算一体化的芯片技术成为新的研究热点。该文对基于忆阻器的存算一体技术、感存算一体技术的研究现状进行综述,并给出研究前景展望。 展开更多

关键词 忆阻器 感存算一体 非冯·诺依曼计算架构

在线阅读 下载PDF 职称材料

面向存算一体架构中Tanh激活函数的绝对值电路设计 被引量：4

10

作者 顾晓峰 管其冬 虞致国 《电子与信息学报》 EI CSCD 北大核心 2023年第9期3350-3358,共9页

基于存算一体(CIM)架构的激活函数模拟实现方式使得神经网络变得更加接近非线性模型,针对其中Tanh函数负值难处理的问题,该文提出一种高速、高精度绝对值运算电路。该电路将输入电压经过比较器结果判断选择是否输出,利用反相比例取反电... 基于存算一体(CIM)架构的激活函数模拟实现方式使得神经网络变得更加接近非线性模型,针对其中Tanh函数负值难处理的问题,该文提出一种高速、高精度绝对值运算电路。该电路将输入电压经过比较器结果判断选择是否输出,利用反相比例取反电路控制负压输入并转换为正压通过开关输出,实现了离散输出功能的绝对值运算处理。与传统利用二极管全波整流绝对值电路相比,该电路有效避免了二极管难集成的问题,且速度快、功耗低、整体面积小。基于55 nm CMOS工艺进行设计,结果表明,在50 ns工作时钟周期下,经过绝对值电路转化后的输出电压与输入电压误差控制在1%以内,比较器的输出延时为5 ns,零点区域放大电压误差小于400μV。在1.2 V电源电压下,功耗为670μW,版图面积为4447μm^(2)。 展开更多

关键词 存算一体架构 绝对值电路 Tanh激活函数 神经网络

在线阅读 下载PDF 职称材料

基于SRAM的通用存算一体架构平台在物联网中的应用 被引量：5

11

作者 曾剑敏 张章 +1 位作者 虞志益 解光军 《电子与信息学报》 EI CSCD 北大核心 2021年第6期1574-1586,共13页

最近,存算一体(IMC)架构引起了广泛关注,并被认为有望成为突破冯诺依曼瓶颈的新型计算机架构,特别是在数据密集型(data-intensive)计算中能够带来显著的性能和功耗优势。其中,基于SRAM的IMC架构方案也被大量研究与应用。该文在一款基于S... 最近,存算一体(IMC)架构引起了广泛关注,并被认为有望成为突破冯诺依曼瓶颈的新型计算机架构,特别是在数据密集型(data-intensive)计算中能够带来显著的性能和功耗优势。其中,基于SRAM的IMC架构方案也被大量研究与应用。该文在一款基于SRAM的通用存算一体架构平台——DM-IMCA的基础上,探索IMC架构在物联网领域中的应用价值。具体来说,该文选取了物联网中包括信息安全、二值神经网络和图像处理在内的多个轻量级数据密集型应用,对算法进行分析或拆分,并将关键算法映射到DM-IMCA中的SRAM中,以达到加速应用计算的目的。实验结果显示,与基于传统冯诺依曼架构的基准系统相比,利用DM-IMCA来实现物联网中的轻量级计算密集型应用,可获得高达24倍的计算加速比。 展开更多

关键词 物联网 超越冯诺依曼架构 存算一体 计算型SRAM

在线阅读 下载PDF 职称材料

基于SRAM的感存算一体化技术综述

12

作者 杨兴华 杨子翼 +7 位作者 苏海津 姜炜煌 张静 魏琦 骆丽 王忠静 吕华芳 乔飞 《电子与信息学报》 EI CSCD 北大核心 2023年第8期2828-2838,共11页

基于SRAM(静态随机存取)存储器的感存算一体化芯片架构将传感、存储和计算功能结合,通过使存储单元具备计算能力,避免了计算过程中数据的搬移,解决了冯诺依曼架构所面临的“存储墙”的问题。该结构与传感器部分结合,可以实现超高速、超... 基于SRAM(静态随机存取)存储器的感存算一体化芯片架构将传感、存储和计算功能结合,通过使存储单元具备计算能力,避免了计算过程中数据的搬移,解决了冯诺依曼架构所面临的“存储墙”的问题。该结构与传感器部分结合,可以实现超高速、超低功耗的运算能力。SRAM存储器相较于其他存储器在速度方面具有较大优势,主要体现在该架构能够实现较高的能效比,在精度增强后可以保证较高精度,适用于低功耗高性能要求下的大算力场景设计。该文调研了近几年来关于感存算一体化的研究,介绍了传统感知系统和持续感知系统及感算共融系统,并介绍了基于SRAM存储器的感存算一体芯片最常见的几种计算单元结构,在电压域、电荷域和数字域考察了基于SRAM的感存算一体的研究发展,进行分析对比其优劣势,结合调研分析讨论了该领域的未来发展方向。 展开更多

关键词 感存算一体 SRAM存储器 冯诺依曼计算架构

在线阅读 下载PDF 职称材料

通算存智一体协同的未来网络模型 被引量：4

13

作者 胡玉姣 黄韬 +2 位作者 贾庆民 谢人超 刘韵洁 《通信学报》 EI CSCD 北大核心 2024年第5期12-28,共17页

针对智能时代多样化多形态业务对未来网络按需、精准、高效服务的诉求,提出了一种通算存智一体协同的网络模型(3CI-CoNet)。首先以通信技术连接计算设备与存储设备,构建网内计算和网内存储的硬件底座,然后在底座上部署智能网络模型及算... 针对智能时代多样化多形态业务对未来网络按需、精准、高效服务的诉求,提出了一种通算存智一体协同的网络模型(3CI-CoNet)。首先以通信技术连接计算设备与存储设备,构建网内计算和网内存储的硬件底座,然后在底座上部署智能网络模型及算法,为网内业务构建智能的网络环境,同时链接与行业/应用相关的智能设备、平台及算法,为新兴应用提供智能的网络服务,保障各业务的有序高效运行。设计了3CI-CoNet的层次化功能架构,包含基础资源层、智能接入层、按需服务层和业务表达层,各层次间相辅相成,协同构建了智能的网络环境和网络服务。进一步,结合自动驾驶和智能制造中的典型场景,论述了3CI-CoNet及其功能架构、运营机制对多形态业务高效运行的支撑作用,阐述了3CI-CoNet在智能时代的推广和应用价值。以智能制造中多AGV按需调度业务场景为原型,通过将3CI-CoNet与其他网络模型相对比,定性定量论证了3CI-CoNet对提升业务效能具有积极作用。最后,总结了3CI-CoNet的未来发展趋势和面临的技术挑战。 展开更多

关键词 通算存智一体协同网络 未来网络 智能应用 新型架构

在线阅读 下载PDF 职称材料

用于通用存储和神经形态计算的相变存储器的研究进展 被引量：1

14

作者 连晓娟 李甫 +2 位作者 付金科 高志瑄 王磊 《半导体技术》 北大核心 2024年第1期1-29,共29页

存算一体技术目前被认为是一种可以消除冯·诺依曼计算架构瓶颈的可行性技术。在众多的存算一体器件中,相变存储器(PCM)因其具有非易失性、可微缩性、高开关速度、低操作电压、循环寿命长以及与现有半导体工艺相兼容等优点,被认为... 存算一体技术目前被认为是一种可以消除冯·诺依曼计算架构瓶颈的可行性技术。在众多的存算一体器件中,相变存储器(PCM)因其具有非易失性、可微缩性、高开关速度、低操作电压、循环寿命长以及与现有半导体工艺相兼容等优点,被认为是未来通用存储和神经形态计算器件中最具竞争力的候选者之一。首先介绍了PCM的工作原理和器件材料结构,并详细讨论了PCM在通用存储和神经形态计算领域的应用。PCM具有高集成度和低功耗的共性需求,但这两个应用领域对材料性能有不同的侧重点。详细分析了PCM目前存在的优缺点,如高编程电流导致的功耗问题,以及商业化应用面临的主要挑战。最后,针对PCM的研究现状提出了一系列改进措施,包括材料选择、器件结构设计、预操作、热损耗降低、3D架构,以及解决阻态漂移等问题,以推动其进一步发展和应用。 展开更多

关键词 非易失性存储器(NVM) 相变存储器(PCM) 通用存储 存算一体 神经形态计算

在线阅读 下载PDF 职称材料

存内计算芯片研究进展及应用 被引量：6

15

作者 郭昕婕 王光燿 王绍迪 《电子与信息学报》 EI CSCD 北大核心 2023年第5期1888-1898,共11页

随着数据快速增长,冯诺依曼架构内存墙成为计算性能进一步提升的关键瓶颈。新型存算一体架构(包括存内计算(IMC)架构与近存计算(NMC)架构),有望打破冯诺依曼架构瓶颈,大幅提高算力和能效。该文介绍了存算一体芯片的发展历程、研究现状... 随着数据快速增长,冯诺依曼架构内存墙成为计算性能进一步提升的关键瓶颈。新型存算一体架构(包括存内计算(IMC)架构与近存计算(NMC)架构),有望打破冯诺依曼架构瓶颈,大幅提高算力和能效。该文介绍了存算一体芯片的发展历程、研究现状以及基于各类存储器介质(如传统存储器DRAM,SRAM和Flash和新型非易失性存储器ReRAM,PCM,MRAM,FeFET等)的存内计算基本原理、优势与面临的问题。然后,以知存科技WTM2101量产芯片为例,重点介绍了存算一体芯片的电路结构与应用现状。最后,分析了存算一体芯片未来的发展前景与面临的挑战。 展开更多

关键词 存算一体 存储墙 功耗墙 存内计算 近存计算 冯诺依曼架构瓶颈

在线阅读 下载PDF 职称材料

基于电压调控自旋轨道矩器件多数决定逻辑门的存内华莱士树乘法器设计 被引量：1

16

作者 惠亚娟 李青朕 +1 位作者 王雷敏 刘成 《电子与信息学报》 EI CAS CSCD 北大核心 2024年第6期2673-2680,共8页

在使用新型非易失性存储阵列进行存内计算的研究中,存内乘法器的延迟往往随着位宽的增加呈指数增长,严重影响计算性能。该文设计一种电压调控自旋轨道矩磁随机存储器(VGSOT-MRAM)单元交叉阵列,并提出一种存内华莱士树乘法器的电路设计... 在使用新型非易失性存储阵列进行存内计算的研究中,存内乘法器的延迟往往随着位宽的增加呈指数增长,严重影响计算性能。该文设计一种电压调控自旋轨道矩磁随机存储器(VGSOT-MRAM)单元交叉阵列,并提出一种存内华莱士树乘法器的电路设计方法。所提串联存储单元结构通过电阻求和的方式,有效解决磁存储器单元阻值较低的问题;其次提出基于电压调控自旋轨道矩磁存储器单元交叉阵列的存内计算架构,利用在“读”操作期间实现的5输入多数决定逻辑门,进一步降低华莱士树乘法器的逻辑深度。与现有乘法器设计方法相比,所提方法延迟开销从O(n^(2))降低为O(log_(2)n),在大位宽时延迟更低。 展开更多

关键词 存算一体 新型非易失性存储器 自旋轨道矩磁存储器 华莱士树乘法器

在线阅读 下载PDF 职称材料

可重构铁电数据选择器设计及在映射中的应用

17

作者 吴乾火 王伦耀 +2 位作者 查晓婧 储著飞 夏银水 《电子与信息学报》 北大核心 2025年第9期3321-3332,共12页

目前以铁电晶体管(FeFET)为基础的存算一体逻辑电路的映射以阵列为主,该文提出一种以铁电晶体管-数据选择器(FeFET-MUX)为基本电路单元存算一体逻辑电路的实现方法。该方法主要包含两方面内容:(1)提出一种可重构的Fe FET-MUX电路,该电... 目前以铁电晶体管(FeFET)为基础的存算一体逻辑电路的映射以阵列为主,该文提出一种以铁电晶体管-数据选择器(FeFET-MUX)为基本电路单元存算一体逻辑电路的实现方法。该方法主要包含两方面内容:(1)提出一种可重构的Fe FET-MUX电路,该电路具有结构共享和数据输入端可扩展的特点。(2)提出适合该Fe FET-MUX映射的逻辑函数分割方法,通过将待实现的逻辑函数表示成二元决策图(BDD),然后将BDD分割成适合FeFETMUX映射的子BDD集合,最后完成逻辑函数用FeFET-MUX的映射。该文所提FeFET-MUX电路的逻辑功能用已有的FeFET模型进行仿真验证,用于映射的BDD分割算法用C++实现。实验结果表明,相比于传统的非结构共享二选一FeFET-MUX电路的映射结果,采用所提结构共享FeFET-MUX电路结合BDD分割算法,FeFET的使用数量平均可以减少79.9%。 展开更多

关键词 逻辑电路映射 存算一体 铁电晶体管电路 数据选择器 二元决策图分割

在线阅读 下载PDF 职称材料

基于忆阻卷积神经网络的PCB缺陷检测模型

18

作者 李可 李锦屏 廉敬 《半导体技术》 北大核心 2025年第11期1183-1194,共12页

印刷电路板(PCB)作为电子设备的核心组件,存在图像像素分辨率低、尺度差异显著及背景对比度低等缺陷,给检测工作带来了严峻的挑战。为实现高效、轻量化的缺陷检测,提出一种基于忆阻卷积神经网络(CNN)的PCB缺陷检测模型。该模型采用轻量... 印刷电路板(PCB)作为电子设备的核心组件,存在图像像素分辨率低、尺度差异显著及背景对比度低等缺陷,给检测工作带来了严峻的挑战。为实现高效、轻量化的缺陷检测,提出一种基于忆阻卷积神经网络(CNN)的PCB缺陷检测模型。该模型采用轻量化卷积优化的混合图特征网络(HGNet)v2替代YOLOv8n的主干网络,引入轻量级跨尺度特征融合模块(CCFM),以增强尺度适应性,并通过动态检测头(DynamicHead)模块融合尺度、空间与任务感知注意力机制,提升检测性能。基于忆阻器神经网络模拟(MemTorch)平台构建忆阻器交叉阵列(MCA)映射方案,将CNN权重高精度映射至电压阈值自适应忆阻器(VTEAM)交叉结构中,实现存算一体的推理加速。在北京大学PKU-Market-PCB数据集上的实验结果显示,该模型精确率(P)为98.4%、多类别平均精度均值(mAP@0.5)为97.3%、召回率(R)为95.0%,模型参数量(Params)较YOLOv8n的减少了约34.2%。研究结果表明,该模型在检测精度与硬件部署效率方面综合优势显著,在实时PCB缺陷检测中表现出优异的性能与良好的应用前景。 展开更多

关键词 YOLO 卷积神经网络(CNN) 忆阻器 缺陷检测 存算一体

在线阅读 下载PDF 职称材料

基于带符号位的浮点数运算的多位宽3D RRAM设计 被引量：1

19

作者 王兴华 王天 +1 位作者 王乾 李潇然 《北京理工大学学报》 EI CAS CSCD 北大核心 2022年第12期1299-1304,共6页

本文介绍了卷积神经网络(convolutional neutral network,CNN)系统中具有多位存储的三维阻变式存储器(threedimensional resistive random-access memory,3D RRAM)的带符号位的浮点数运算.与其他类型存储器相比,3D RRAM可以在存储器内... 本文介绍了卷积神经网络(convolutional neutral network,CNN)系统中具有多位存储的三维阻变式存储器(threedimensional resistive random-access memory,3D RRAM)的带符号位的浮点数运算.与其他类型存储器相比,3D RRAM可以在存储器内部进行运算,且具有更高的读取速率和更低的能耗,为解决冯诺依曼架构的瓶颈问题提供新方案.单个RRAM单元的最大和最小电阻分别达到10 GΩ和10 MΩ,可在多级电阻状态下稳定,以存储多比特位宽的数据.测试结果表明,带符号位的浮点数的卷积运算系统的精度可以达到99.8%,测试中3D RRAM模型的峰值读取速度为0.529 MHz. 展开更多

关键词 3D RRAM 存算一体 带符号位的浮点数卷积运算 多级电阻 峰值读取速度

在线阅读 下载PDF 职称材料

基于MA-PPA的露天煤矿智能巡视机器人路径规划研究

20

作者 祁永强 胡杞澍 《计算机工程》 北大核心 2025年第11期366-376,共11页

移动机器人在复杂环境下多使用智能算法进行路径规划,但由于传统计算机存在“储存墙”问题,算法运行需要耗费大量的时间。针对上述问题,提出基于忆阻器阵列与多头绒泡菌算法(MA-PPA)的露天煤矿智能巡视机器人路径规划算法。忆阻器具有... 移动机器人在复杂环境下多使用智能算法进行路径规划,但由于传统计算机存在“储存墙”问题,算法运行需要耗费大量的时间。针对上述问题,提出基于忆阻器阵列与多头绒泡菌算法(MA-PPA)的露天煤矿智能巡视机器人路径规划算法。忆阻器具有“存算一体”等特性,能够降低算法的运行时间,多头绒泡菌算法可以自组织且高效地找到最短路径。结合两者的优点,根据忆阻器阻值随电流变化的正反馈性,用忆阻器阵列实现了多头绒泡菌算法在二维全局环境下的路径规划,并在忆阻器阵列中进行多头绒泡菌算法的并行计算,大幅降低算法的运行时间。实验结果表明,与其他传统的生物启发算法相比,提出的算法降低了算法的时间复杂度,寻找到的最短路径转弯次数更少。 展开更多

关键词 忆阻器阵列 生物启发 存算一体 多头绒泡菌算法 并行计算 路径规划 栅格法

在线阅读 下载PDF 职称材料