期刊文献+
共找到6篇文章
< 1 >
每页显示 20 50 100
Viterbi译码器VLSI设计中幸存路径存储管理的新方法 被引量:4
1
作者 韩雁 石教英 《电子学报》 EI CAS CSCD 北大核心 1996年第2期124-127,共4页
Viterbi译码器中幸存路径存储管理一直沿袭两种传统方法─寄存器交换法与回索法。寄存器交换法内连线机制过于复杂,不利用大状态数译码器的硬件实现;回索法需采用大量额外存储单元作为缓冲,译码延迟亦较大。本文提出了一种幸... Viterbi译码器中幸存路径存储管理一直沿袭两种传统方法─寄存器交换法与回索法。寄存器交换法内连线机制过于复杂,不利用大状态数译码器的硬件实现;回索法需采用大量额外存储单元作为缓冲,译码延迟亦较大。本文提出了一种幸存路径存储管理的新方法─寄存器/三态门回索法,结合了以上两种传统方法的优点,克服了它们的不足,极适合于Viterbi译码器的VLSI实现。 展开更多
关键词 VITERBI译码器 幸存路径存储 VLSI 集成电路
在线阅读 下载PDF
大约束度Viterbi译码器中路径存储单元的设计
2
作者 王春光 陈新 《现代电子技术》 2007年第13期51-54,共4页
维特比(Viterbi)译码器由于其优良的纠错性能,在通信领域有着十分广泛的应用。用FPGA实现Viterbi译码算法时,其硬件资源的消耗与译码速度始终是相互制约的两个方面,通过合理安排加比选单元和路径度量存储单元可有效缓解这一矛盾。基于基... 维特比(Viterbi)译码器由于其优良的纠错性能,在通信领域有着十分广泛的应用。用FPGA实现Viterbi译码算法时,其硬件资源的消耗与译码速度始终是相互制约的两个方面,通过合理安排加比选单元和路径度量存储单元可有效缓解这一矛盾。基于基4算法所提出的同址路径度量存储管理方法能在提高译码速度同时有效降低译码器的硬件资源需求。 展开更多
关键词 VITERBI译码器 加比选单元 路径度量存储 FPGA
在线阅读 下载PDF
多点生产布局下的动态物流调度问题 被引量:1
3
作者 周杨 孙斌锋 《计算机应用研究》 CSCD 北大核心 2011年第11期4121-4124,4128,共5页
以烟草行业产业重组后出现的多点生产布局下的车辆集货过程为研究对象,为研究在生产点仓储能力限制下的高效率低成本的集货线路,构建了混合整数规划数学模型,针对模型中变量特征引入斑德分解法实现原问题的求解算法设计;并通过AMPL数学... 以烟草行业产业重组后出现的多点生产布局下的车辆集货过程为研究对象,为研究在生产点仓储能力限制下的高效率低成本的集货线路,构建了混合整数规划数学模型,针对模型中变量特征引入斑德分解法实现原问题的求解算法设计;并通过AMPL数学建模语言编程,与行业标准Cplex解法器进行对比分析,验证了算法的可行性和有效性,同时考察不同参数对原问题的影响。 展开更多
关键词 多点生产布局 存储路径问题 斑德分解法 对偶理论
在线阅读 下载PDF
基于IconCache.db文件解析用户操作行为方法研究
4
作者 罗文华 《信息网络安全》 2013年第12期55-57,共3页
作为计算机犯罪侦查中重要的证据与线索来源,用户行为信息在揭示犯罪分子操作细节方面发挥着重要作用。以往关于此方面的研究主要集中于Prefetch文件夹、Rencent文件夹和注册表等方面,文章则对之前关注较少的图标缓存文件IconCache.db... 作为计算机犯罪侦查中重要的证据与线索来源,用户行为信息在揭示犯罪分子操作细节方面发挥着重要作用。以往关于此方面的研究主要集中于Prefetch文件夹、Rencent文件夹和注册表等方面,文章则对之前关注较少的图标缓存文件IconCache.db进行研究,剖析其内部结构,从电子数据取证角度归纳总结用户操作对其产生的影响。实践证明,该方法准确高效。 展开更多
关键词 IconCache DB 图标 存储路径 用户操作行为 USB设备
在线阅读 下载PDF
无线通信中的低功耗维特比译码器设计 被引量:2
5
作者 朱坤顺 杨红官 +1 位作者 樊晓华 乔树山 《计算机工程》 CAS CSCD 2014年第10期114-117,共4页
针对无线通信中低功耗维特比译码器设计结构复杂的问题,提出一种四级流水串并结合的(2,1,9)低功耗维特比译码器。该译码器采用改进的加-比-选(ACS)单元,以降低硬件复杂度,在提高时钟运行速率的基础上减少运行功耗。幸存路径存储单元采... 针对无线通信中低功耗维特比译码器设计结构复杂的问题,提出一种四级流水串并结合的(2,1,9)低功耗维特比译码器。该译码器采用改进的加-比-选(ACS)单元,以降低硬件复杂度,在提高时钟运行速率的基础上减少运行功耗。幸存路径存储单元采用改进的路径相消方法,减少译码器的输出延迟,提高译码效率。性能分析结果表明,基于TSMC 0.18μm CMOS逻辑工艺,在1.62V,125℃操作环境下,该译码器数据最大速度为50MHz,自动布局布线后的译码器芯片面积约为0.212mm2,功耗约为23.9mW。 展开更多
关键词 维特比译码器 低功耗 加-比-选 路径度量存储 路径相消 幸存路径
在线阅读 下载PDF
Viterbi译码器的优化设计
6
作者 袁金仕 卢焕章 《电讯技术》 2005年第3期159-161,共3页
Viterbi译码算法用FPGA实现时,其硬件资源消耗与译码速度始终是相互制约的两个方面,通过合理安排ACS单元和路径度量存储单元可有效缓解这两方面的矛盾。本文以(2,1,6)卷积码为例,基于基4算法提出的动态路径度量存储管理方法能在不影响... Viterbi译码算法用FPGA实现时,其硬件资源消耗与译码速度始终是相互制约的两个方面,通过合理安排ACS单元和路径度量存储单元可有效缓解这两方面的矛盾。本文以(2,1,6)卷积码为例,基于基4算法提出的动态路径度量存储管理方法能在不影响译码速度的前提下有效降低译码器的硬件复杂度。 展开更多
关键词 VITERBI译码器 ACS 路径度量存储管理
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部