期刊文献+
共找到6篇文章
< 1 >
每页显示 20 50 100
32位RISC中存储管理单元的设计 被引量:5
1
作者 李瑛 高德远 +1 位作者 张盛兵 樊晓桠 《西北工业大学学报》 EI CAS CSCD 北大核心 2004年第3期365-369,共5页
多任务处理要求在处理器中集成片上的存储管理单元 ( MMU) ,支持虚拟存储管理 ,通过硬件 MMU把虚地址转换成物理地址。提出了 32位超标量 RISC微处理器的 MMU体系结构 ,论述了逻辑地址到物理地址转换的 3种机制以及相应的存储保护和异... 多任务处理要求在处理器中集成片上的存储管理单元 ( MMU) ,支持虚拟存储管理 ,通过硬件 MMU把虚地址转换成物理地址。提出了 32位超标量 RISC微处理器的 MMU体系结构 ,论述了逻辑地址到物理地址转换的 3种机制以及相应的存储保护和异常处理 ;着重讨论 TLB( Translation Lookaside Buffer)的设计原则 ,并对其 3种设计结构进行分析比较 ,优化了 TLB的组织结构 ;给出了 MMU的组成、数据通路、控制通路 ,解决了速度瓶颈 ,满足了芯片的设计要求。整个芯片用 TSMC 0 .2 5μm工艺实现 ,芯片面积为 5 mm× 5 mm,主频为 66MHz。 展开更多
关键词 存储管理单元 块地址转换 转换后援缓冲
在线阅读 下载PDF
“龙腾”R2微处理器存储管理单元的设计与实现 被引量:3
2
作者 屈文新 樊晓桠 《西北工业大学学报》 EI CAS CSCD 北大核心 2007年第1期137-141,共5页
虚拟内存是一种管理物理内存资源的技术,将虚拟地址空间映像到物理地址空间。提出了一种设计32位超标量微处理器存储管理单元体系结构的方法,实现了访存和访I/O的逻辑地址到物理地址的转换,讨论了TLB(Translation Lookaside Buffer)设... 虚拟内存是一种管理物理内存资源的技术,将虚拟地址空间映像到物理地址空间。提出了一种设计32位超标量微处理器存储管理单元体系结构的方法,实现了访存和访I/O的逻辑地址到物理地址的转换,讨论了TLB(Translation Lookaside Buffer)设计中的关键技术以及在段、块或页的基础上提供的访问保护,满足了“龙腾”R2微处理器芯片的设计要求。整个芯片采用0.18μmCMOS工艺实现,芯片面积在4.8 mm×5.2 mm之内,核心频率超过233 MHz,功耗小于1.5 W。 展开更多
关键词 存储管理单元 逻辑地址 物理地址 TLB
在线阅读 下载PDF
支持IA-32保护模式的存储管理单元的设计与实现 被引量:2
3
作者 郭亚鹏 张盛兵 付江平 《微电子学与计算机》 CSCD 北大核心 2007年第5期113-115,119,共4页
研究支持IA-32保护模式的存储管理单元的设计,并在龙腾C2微处理器中实现了该存储管理单元。分析了段页式存储管理单元的地址变化机制和IA-32保护模式下的存储保护机制,详细讨论了存储管理单元的分段单元和分页单元的设计,以及存储管理... 研究支持IA-32保护模式的存储管理单元的设计,并在龙腾C2微处理器中实现了该存储管理单元。分析了段页式存储管理单元的地址变化机制和IA-32保护模式下的存储保护机制,详细讨论了存储管理单元的分段单元和分页单元的设计,以及存储管理单元在流水线中的控制机制,并就存储管理单元的关键路径进行了结构优化。仿真验证和综合的结果表明,该存储管理单元的设计满足龙腾C2微处理器的功能和性能要求。 展开更多
关键词 保护模式 存储管理单元 分段 分页 TLB
在线阅读 下载PDF
GPU命令处理器的存储管理单元设计 被引量:4
4
作者 朱豪杰 韩俊刚 +1 位作者 邓军勇 吴成茂 《西安邮电学院学报》 2013年第1期78-81,共4页
针对现有图形处理器(graphic processing unit,GPU)中命令处理器对缓冲区对象命令解引用速度低、实时性差等不足,对其加以改进,即在命令处理器中添加存储管理单元,采用硬件方式实现相应存储管理算法。另外创建8个顶点数组缓冲区对象存储... 针对现有图形处理器(graphic processing unit,GPU)中命令处理器对缓冲区对象命令解引用速度低、实时性差等不足,对其加以改进,即在命令处理器中添加存储管理单元,采用硬件方式实现相应存储管理算法。另外创建8个顶点数组缓冲区对象存储区,对其分开管理,以求提高解引用速度。仿真测试结果表明,所提出的存储管理单元设计可行,能够显著地提高命令处理器的工作效率。 展开更多
关键词 图形处理器 命令处理器 存储管理单元 缓冲区对象 硬件实现
在线阅读 下载PDF
嵌入式GPU存储管理单元的设计与实现
5
作者 杜慧敏 沈泽京 齐航空 《西安邮电大学学报》 2023年第6期21-28,共8页
针对嵌入式图形处理器(Graphics Processing Unit,GPU)中存储管理单元工作频率低以及转换后援缓冲区命中率低的问题,设计并实现了一种适用于嵌入式GPU的存储管理单元。存储管理单元采用两级页表匹配的方式,实现从虚拟地址空间到物理地... 针对嵌入式图形处理器(Graphics Processing Unit,GPU)中存储管理单元工作频率低以及转换后援缓冲区命中率低的问题,设计并实现了一种适用于嵌入式GPU的存储管理单元。存储管理单元采用两级页表匹配的方式,实现从虚拟地址空间到物理地址空间的映射。将存储管理单元中转换后援缓冲区设计为三级流水线结构,以提高存储管理单元的工作频率。使用改进的伪最近最少使用算法,以提高转换后援缓冲区的命中率。基于中芯国际0.13μm工艺库,使用DC(Design Compiler)工具对设计的存储管理单元进行综合,并在VU440开发板上进行系统级验证。结果表明,采用设计的存储管理单元的嵌入式GPU系统可以正常工作,所提设计的最高工作频率可达235 MHz,转换后援缓冲区的命中率有所提高。与相关设计相比,所提设计的工作频率和转换后援缓冲区的命中率较高。 展开更多
关键词 嵌入式图形处理器 存储管理单元 虚拟存储技术 转换后援缓冲区 伪最近最少使用算法
在线阅读 下载PDF
嵌入式微核虚拟机管理器存储管理架构设计 被引量:1
6
作者 郝继锋 《航空计算技术》 2016年第6期88-92,共5页
对微内核架构、嵌入式虚拟化技术、嵌入式多核处理器支持技术进行简介,对工业界和学术界形成的嵌入式微内核虚拟机管理器产品进行相应调研,提出一种基于微内核架构多核虚拟机管理器的存储管理架构设计模式,把存储管理分为内核态MMU管理... 对微内核架构、嵌入式虚拟化技术、嵌入式多核处理器支持技术进行简介,对工业界和学术界形成的嵌入式微内核虚拟机管理器产品进行相应调研,提出一种基于微内核架构多核虚拟机管理器的存储管理架构设计模式,把存储管理分为内核态MMU管理和用户态内存分配器两部分实现。MMU管理负责完成MMU初始化、TLB无效和增加/删除映射等功能;内存分配器负责实现memcache分配器、字节分配器和页分配器3种内存管理机制。 展开更多
关键词 微内核架构、嵌入式虚拟化 多核处理器 微内核虚拟机管理 存储管理单元 内存分配器
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部