任意点存储器结构FFT处理器地址策略 被引量：4

1

作者 夏凯锋 周小平 吴斌 《北京理工大学学报》 EI CAS CSCD 北大核心 2017年第9期953-957,共5页

提出一种针对任意点数运算的并行地址无冲突的存储器结构的FFT处理器.该方法利用高基底的分解方法减少整体计算时钟周期,以及小基底互联的多路延迟交换结构降低计算引擎的复杂度.该方法可以将存储器结构FFT处理器中的几个重要特性如连... 提出一种针对任意点数运算的并行地址无冲突的存储器结构的FFT处理器.该方法利用高基底的分解方法减少整体计算时钟周期,以及小基底互联的多路延迟交换结构降低计算引擎的复杂度.该方法可以将存储器结构FFT处理器中的几个重要特性如连续帧处理模式,多点数计算和并行无地址冲突等特点集成在一起.另外,素因子FFT算法也被运用到该处理器当中用以降低乘法器个数和蝶形因子存储,以及满足任意点数的计算需求.设计了一种统一的基-2,3,4,5的Winograd算法的蝶形计算单元用以降低计算复杂度.实验仿真结果表明,本FFT处理器在122.88MHz工作频率下功耗只有40.8mW,非常适合LTE系统的应用. 展开更多

关键词 并行地址无冲突 存储器结构fft处理器 素因子算法 Winograd算法

在线阅读 下载PDF 职称材料

任意2^k点存储器结构傅里叶处理器

2

作者 夏凯锋 周小平 吴斌 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2016年第11期2239-2244,共6页

针对任意,点数快速傳里叶变换（FFT）运算,设计并实现一种拥有并行地址无冲突策略的存储器结构FFT处理器.该策略可以支持原位回存,连续帧计算模式,可变多种点数和任意,长度的FFT运算.通过这种地址策略,FFT处理器所能达到的吞吐率由每一... 针对任意,点数快速傳里叶变换（FFT）运算,设计并实现一种拥有并行地址无冲突策略的存储器结构FFT处理器.该策略可以支持原位回存,连续帧计算模式,可变多种点数和任意,长度的FFT运算.通过这种地址策略,FFT处理器所能达到的吞吐率由每一级抽取时的限制条件集合个数所决定.因此这种地址策略可以通过改变计算单元基底和调整计算单元并行度的方式可控地调整吞吐率.为了验证本地址策略的可行性,设计一款应用于长期演进（LTE）系统的128-2048点的可配置FFT处理器.处理器采用中芯国际55nmCMOS工艺实现,在122.88MHzX作频率下内核面积为0.615mm^2,功耗为32.4mW.FFT处理器的ASIC结果表明所提策略具有优秀的计算长度灵活性,硬件效率,可以支持任意,长度的FFT计算. 展开更多

关键词 并行地址无冲突 存连续帧处理 原位回存 存储器结构fft处理器

在线阅读 下载PDF 职称材料

基于FPGA的移位寄存器流水线结构FFT处理器设计与实现

3

作者 郝小龙 韦高 刘娜 《现代电子技术》 2010年第9期172-176,共5页

设计实现了基于FPGA的256点定点FFT处理器。处理器以基-2算法为基础,通过采用高效的两路输入移位寄存器流水线结构,有效提高了碟形运算单元的运算效率,减少了寄存器资源的使用,提高了最大工作频率,增大了数据吞吐量,并且使得处理器具有... 设计实现了基于FPGA的256点定点FFT处理器。处理器以基-2算法为基础,通过采用高效的两路输入移位寄存器流水线结构,有效提高了碟形运算单元的运算效率,减少了寄存器资源的使用,提高了最大工作频率,增大了数据吞吐量,并且使得处理器具有良好的可扩展性。详细描述了具体设计的算法结构和各个模块的实现。设计采用Verilog HDL作为硬件描述语言,采用QuartusⅡ设计仿真工具进行设计、综合和仿真,仿真结果表明,处理器工作频率为72 MHz,是一种高效的FFT处理器IP核。 展开更多

关键词 fft处理器 流水线结构 FPGA QuartusⅡ VERILOG HDL

在线阅读 下载PDF 职称材料

网络处理器体系结构的比较与分析 被引量：4

4

作者 王圣 苏金树 邓宇 《计算机工程》 CAS CSCD 北大核心 2003年第17期53-54,57,共3页

网络处理器作为路由器设计的关键部分，不仅具有ASIC的功能，同时有着通用CPU的编程能力，在速度与可编程方面均有着优良的性能。该文主要阐述IBM NP4GS3与Intel IXP 1200两款网络处理器的体系结构，并对网络处理器的总线设计、微引擎... 网络处理器作为路由器设计的关键部分，不仅具有ASIC的功能，同时有着通用CPU的编程能力，在速度与可编程方面均有着优良的性能。该文主要阐述IBM NP4GS3与Intel IXP 1200两款网络处理器的体系结构，并对网络处理器的总线设计、微引擎机制、存储器设计等关键部分加以比较分析，为设计网络处理器提供参考。 展开更多

关键词 网络处理器 体系结构 总线 微引擎 存储器

在线阅读 下载PDF 职称材料

高性能通用微处理器体系结构关键技术研究 被引量：1

5

作者 张民选 王永文 +3 位作者 邢座程 邓让钰 蒋江 张承义 《计算机研究与发展》 EI CSCD 北大核心 2006年第6期987-992,共6页

X处理器是我国自主设计的基于EPIC思想的高性能通用微处理器·介绍了8级流水线和OLSM执行模型,以很少的硬件代价克服了基本EPIC模型的局限性·设计了一种多分支预测结构,支持多条分支指令的并行执行,并通过判定执行减少分支指... X处理器是我国自主设计的基于EPIC思想的高性能通用微处理器·介绍了8级流水线和OLSM执行模型,以很少的硬件代价克服了基本EPIC模型的局限性·设计了一种多分支预测结构,支持多条分支指令的并行执行,并通过判定执行减少分支指令的数目;设计了两级cache存储器,提出DTD低功耗设计方法,并通过前瞻执行隐藏访存的延迟·最后,展望了高性能通用微处理器的发展趋势· 展开更多

关键词 微处理器 体系结构 并行 分支 存储器

在线阅读 下载PDF 职称材料

FFT处理器无冲突地址生成方法 被引量：10

6

作者 马余泰 《计算机学报》 EI CSCD 北大核心 1995年第11期875-880,共6页

本文提出了一种新的无冲突地址生成方法，使蝶式运算单元在一个周期内能够同时读取两个操作数．由于取消了地址奇偶判别电路，简化了存储体控制逻辑，同时也加快了输入／输出地址生成．该方法还同样适用于基－４ＦＦＴ处理器．

关键词 傅里叶变换 fft处理器 地址生成 存储器

在线阅读 下载PDF 职称材料

超长可变点数FFT处理器设计与实现 被引量：5

7

作者 高振斌 万红星 +1 位作者 陈禾 韩月秋 《电讯技术》 2005年第4期92-96,共5页

介绍了超长可变点数序列FFT处理器的实现方法。采取将一维大点数FFT转换为二维小点数子FFT处理的措施,减小了存储器规模。使用乒乓RAM将基本运算模块级联,形成流水线结构,可连续高速计算N点复数序列FFT/IFFT。用现场可编程门阵列(FPGA)... 介绍了超长可变点数序列FFT处理器的实现方法。采取将一维大点数FFT转换为二维小点数子FFT处理的措施,减小了存储器规模。使用乒乓RAM将基本运算模块级联,形成流水线结构,可连续高速计算N点复数序列FFT/IFFT。用现场可编程门阵列(FPGA)实现了可计算1k^1M点序列长度可变的FFT/IFFT处理器。 展开更多

关键词 电子战接收机 超长可变点数序列 fft/Ifft处理器 现场可编程门阵列 流水线结构

在线阅读 下载PDF 职称材料

基于FPGA的高速定点FFT处理器的设计 被引量：1

8

作者 刘万明 王鲁平 杨卫平 《现代电子技术》 2007年第22期41-42,45,共3页

为了用硬件实现信号从时域向频域的转换,用Xilinx公司推出的Virtex-Ⅱ系列FPGA实现了512点的FFT处理器。为达到系统高速实时处理要求,在FFT处理器中利用流水线结构和并行技术,采用基-4蝶形算法与基-2蝶形算法相结合的方法,及高效复数乘... 为了用硬件实现信号从时域向频域的转换,用Xilinx公司推出的Virtex-Ⅱ系列FPGA实现了512点的FFT处理器。为达到系统高速实时处理要求,在FFT处理器中利用流水线结构和并行技术,采用基-4蝶形算法与基-2蝶形算法相结合的方法,及高效复数乘法器和双端口RAM存储结构,提高了处理速度。在外部时钟为100 MHz时,处理时间为18.3μs,满足了系统设计要求。 展开更多

关键词 FPGA fft处理器 流水线结构 并行技术 基4蝶形运算单元

在线阅读 下载PDF 职称材料

距离-多普勒SAR成像信号处理器系统结构的设计 被引量：1

9

作者 全大英 苏涛 邢孟道 《雷达科学与技术》 2003年第2期88-93,共6页

距离 多普勒 (R D)算法是一种常用的SAR成像算法。本文从R D算法的流程及其特点出发 ,结合工程实际 ,从R DSAR成像雷达信号处理器的基本结构、存储器组织、数据通路等角度讨论了R DSAR成像信号处理器系统结构设计中的基本问题 。

关键词 距离-多普勒算法 SAR 信号处理器 结构设计 成像雷达 存储器组织 数据通路

在线阅读 下载PDF 职称材料

DMT中一种格型结构算法的DSP实现分析

10

作者 赵慧民 张光昭 余顺争 《电子学报》 EI CAS CSCD 北大核心 2001年第10期1342-1345,共4页

DMT(离散多音频 )调制 /解调是ADSL(不对称数字用户线 )应用的标准传输技术 .尽管DMT能达到比其它调制技术更高的速率 ,但其计算的复杂性也非常高 ,尤其是调制 /解调核心程序FFT/IFFT的运算 .因此 ,本文探索了一种特别适合DSP处理的时... DMT(离散多音频 )调制 /解调是ADSL(不对称数字用户线 )应用的标准传输技术 .尽管DMT能达到比其它调制技术更高的速率 ,但其计算的复杂性也非常高 ,尤其是调制 /解调核心程序FFT/IFFT的运算 .因此 ,本文探索了一种特别适合DSP处理的时间递归 (time recursive)格型FFT/IFFT算法结构 .该结构与其直接运算 (N =2 5 6 )相比仅需原来 11%的乘法运算量和 9%的加法运算量 ,从而使ADSL实时性。 展开更多

关键词 离散多音频 格型结构算法 数字信号处理器 fft/Ifft

在线阅读 下载PDF 职称材料

一种面向嵌入式应用的片上系统:腾跃-1 被引量：4

11

作者 王蕾 陆洪毅 +2 位作者 王进 戴葵 王志英 《电子学报》 EI CAS CSCD 北大核心 2005年第11期2036-2039,共4页

本文介绍了面向嵌入式应用的片上系统芯片:腾跃-1的设计和实现技术.该芯片包括32位嵌入式RISC微处理器内核、通用存储器控制器、LCD控制器、片上总线和各种外围设备.微处理器内核采用自主设计的指令集体系结构.该芯片已经在中芯国际0.18... 本文介绍了面向嵌入式应用的片上系统芯片:腾跃-1的设计和实现技术.该芯片包括32位嵌入式RISC微处理器内核、通用存储器控制器、LCD控制器、片上总线和各种外围设备.微处理器内核采用自主设计的指令集体系结构.该芯片已经在中芯国际0.18μm工艺上通过验证,主频300MHz@1.8V,可以应用于信息安全领域的身份认证和数据加密等应用.本文最后对芯片的进行了性能评测. 展开更多

关键词 片上系统 嵌入式微处理器 体系结构 流水线 CACHE 存储器控制器

在线阅读 下载PDF 职称材料

X.25互联网络实验教学参考模型设计 被引量：1

12

作者 黄声烈 《实验室研究与探索》 CAS 2007年第12期103-104,176,共3页

该文论述利用X.25协议,规划与设计并实现互联网络的一个实验教学参考模型。

关键词 网络处理器 介质交换结构 双倍速存储器 微引擎 四倍速存储器

在线阅读 下载PDF 职称材料

基于TMS320VC5402数据采集系统的设计 被引量：4

13

作者 窦明涛 《电子测量技术》 2004年第4期37-38,共2页

文中介绍基于 TMS320VC5402数字信号处理器的数据采集系统,详细阐述该系统的工作原理、硬件结构、存储器扩展方式、软件设计等内容。

关键词 数据采集系统 存储器扩展 TMS320VC5402 软件设计 硬件结构 数字信号处理器 工作原理

在线阅读 下载PDF 职称材料