期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
三维众核片上处理器存储架构研究 被引量:3
1
作者 李丽 张宇昂 +3 位作者 傅玉祥 潘红兵 韩峰 郑维山 《南京大学学报(自然科学版)》 CAS CSCD 北大核心 2014年第3期330-335,共6页
三维众核片上处理器的研究近年来逐渐引起了学术界的广泛关注.三维集成电路技术可以支持将不同工艺的存储器层集成到一颗芯片上,三维众核片上处理器可以集成更大的片上缓存以及主存储器.研究三维众核片上处理器存储架构,探索了集成SRAM ... 三维众核片上处理器的研究近年来逐渐引起了学术界的广泛关注.三维集成电路技术可以支持将不同工艺的存储器层集成到一颗芯片上,三维众核片上处理器可以集成更大的片上缓存以及主存储器.研究三维众核片上处理器存储架构,探索了集成SRAM L2cache层,DRAM主存储器层等,对三维众核片上处理器性能的影响.从仿真结果可知,相比集成1层L2cache,集成2层L2cache的三维众核片上处理器性能最大提高了55%,平均提高34%.将DRAM主存储器集成到片上最大可以提高三维众核片上处理器80%的系统性能,平均改善34.2%. 展开更多
关键词 三维集成电路 三维片上众核多处理器 非均匀高速缓存 存储器架构
在线阅读 下载PDF
嵌入式SRAM的一种高可靠性内建冗余分析策略研究 被引量:2
2
作者 苏建华 陈则王 +1 位作者 王友仁 姚睿 《宇航学报》 EI CAS CSCD 北大核心 2010年第11期2597-2603,共7页
为有效提高嵌入式静态随机访问存储器(Static Random Access Memory,SRAM)的可靠性,进而确保整个航天电子系统的可靠运行,通过对嵌入式SRAM故障分布特点的分析,给出了一种改进的存储器架构。采用列块修复与行单元修复相配合的方法,并在... 为有效提高嵌入式静态随机访问存储器(Static Random Access Memory,SRAM)的可靠性,进而确保整个航天电子系统的可靠运行,通过对嵌入式SRAM故障分布特点的分析,给出了一种改进的存储器架构。采用列块修复与行单元修复相配合的方法,并在此基础上提出了二维冗余模块存在故障的内建冗余分析(Built-In Re-dundancy Analysis,BIRA)策略。该策略高效运用了设置的行修复寄存器与列修复寄存器,极大地提高了故障的修复率。通过64×8位的SRAM仿真实验验证了提出的内建冗余分析策略的可行性,有效确保了系统在冗余模块和主存储器都存在故障的情况下的高可靠运行。 展开更多
关键词 嵌入式SRAM 可靠性 存储器架构 内建冗余分析 故障修复率
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部