期刊文献+
共找到4篇文章
< 1 >
每页显示 20 50 100
利用FPGA实现DDR存储器控制器 被引量:4
1
作者 柯昌松 侯朝焕 刘明刚 《计算机工程与应用》 CSCD 北大核心 2004年第34期110-111,224,共3页
DDRSDRAM以双倍的数据速率已成为存储器的主流,但目前广泛应用的微处理器和数字信号处理器并不支持DDRSDRAM。该文介绍一种通用DDRSRAM控制器的设计,以解决目前所存在的微处理器与DDRSDRAM之间的接口问题。
关键词 DDR存储器控制器 FPGA 时钟锁相环
在线阅读 下载PDF
高性能DSP软核中DMA控制器的设计与验证 被引量:2
2
作者 郑挺 李勇 《计算机工程与设计》 CSCD 北大核心 2014年第1期112-118,共7页
为解决数字信号处理器(digital signal processor,DSP)的数据供给问题,设计了一个可高效搬运数据的部件———直接存储器访问控制器(direct memory access controller,DMAC)。采用了模拟验证方法和基于断言的验证方法对设计进行了功能... 为解决数字信号处理器(digital signal processor,DSP)的数据供给问题,设计了一个可高效搬运数据的部件———直接存储器访问控制器(direct memory access controller,DMAC)。采用了模拟验证方法和基于断言的验证方法对设计进行了功能验证。传统的模拟验证方法目前仍是主流的功能验证方法,但基于断言的验证方法是今后集成电路验证的发展方向。模拟验证方法虽具有使用简单,不受设计规模影响的优点,却不能证明设计的完备性,而基于断言的验证方法虽具有验证完备性,但能够验证的设计规模有限。把两者结合起来,就能够发挥各自的优点。实验结果表明,把两者结合起来进行验证,确实能够提高验证质量。 展开更多
关键词 数字信号处理器 直接存储器访问控制器 功能验证 模拟验证 基于断言的验证
在线阅读 下载PDF
一种面向嵌入式应用的片上系统:腾跃-1 被引量:4
3
作者 王蕾 陆洪毅 +2 位作者 王进 戴葵 王志英 《电子学报》 EI CAS CSCD 北大核心 2005年第11期2036-2039,共4页
本文介绍了面向嵌入式应用的片上系统芯片:腾跃-1的设计和实现技术.该芯片包括32位嵌入式RISC微处理器内核、通用存储器控制器、LCD控制器、片上总线和各种外围设备.微处理器内核采用自主设计的指令集体系结构.该芯片已经在中芯国际0.18... 本文介绍了面向嵌入式应用的片上系统芯片:腾跃-1的设计和实现技术.该芯片包括32位嵌入式RISC微处理器内核、通用存储器控制器、LCD控制器、片上总线和各种外围设备.微处理器内核采用自主设计的指令集体系结构.该芯片已经在中芯国际0.18μm工艺上通过验证,主频300MHz@1.8V,可以应用于信息安全领域的身份认证和数据加密等应用.本文最后对芯片的进行了性能评测. 展开更多
关键词 片上系统 嵌入式微处理器 体系结构 流水线 CACHE 存储器控制器
在线阅读 下载PDF
Design of 32 kbit one-time programmable memory for microcontroller units 被引量:1
4
作者 JEON Hwang-gon CHOI In-hwa +1 位作者 HA Pan-bong KIM Young-hee 《Journal of Central South University》 SCIE EI CAS 2012年第12期3475-3483,共9页
A 32 kbit OTP(one-time programmable)memory for MCUs(micro-controller units)used in remote controllers was designed.This OTP memory is used for program and data storage.It is required to apply 5.5V to BL(bit-line)and 1... A 32 kbit OTP(one-time programmable)memory for MCUs(micro-controller units)used in remote controllers was designed.This OTP memory is used for program and data storage.It is required to apply 5.5V to BL(bit-line)and 11V to WL(word-line)for a OTP cell of 0.35μm ETOX(EEPROM tunnel oxide)type by MagnaChip.We use 5V transistors on column data paths to reduce the area of column data paths since they require small areas.In addition,we secure device reliability by using HV(high-voltage)transistors in the WL driver.Furthermore,we change from a static logic to a dynamic logic used for the WL driver in the core circuit.Also,we optimize the WD(write data)switch circuit.Thus,we can implement them with a small-area design.In addition,we implement the address predecoder with a small-area logic circuit.The area of the designed 32 kbit OTP with 5V and HV devices is 674.725μm×258.75μm(=0.1745mm2)and is 56.3% smaller than that using 3.3V devices. 展开更多
关键词 one-time programmable memory micro controller unit EEPROM tunnel oxide small-area
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部