基于共享总线结构的存储器内建自测试电路

1

作者 雷鹏 纪元法 +1 位作者 肖有军 李尤鹏 《半导体技术》 北大核心 2024年第2期158-163,200,共7页

随着片上系统处理的数据增多,数据存储器测试逻辑相应增加,在保证测试功能的同时减小测试电路面积是当下急需解决的问题。基于共享总线结构的存储器内建自测试(MBIST)电路,通过将多个存储器引脚信号进行复用的方式,对存储器进行层次化设... 随着片上系统处理的数据增多,数据存储器测试逻辑相应增加,在保证测试功能的同时减小测试电路面积是当下急需解决的问题。基于共享总线结构的存储器内建自测试(MBIST)电路,通过将多个存储器引脚信号进行复用的方式,对存储器进行层次化设计,将物理存储器拼接组成逻辑存储器模块,再整合多个逻辑存储器成为一个大的存储器集模块,MBIST控制器针对存储器集进行MBIST,从而减少测试逻辑数量以达到减小测试电路占用面积的目的。通过实验证明,该结构可以满足MBIST相关需求,相较于针对单颗存储器测试的传统MBIST电路面积减小了21.44%。该方案具有良好的实用性,可以为相关存储器测试设计提供参考。 展开更多

关键词 共享总线结构 存储器内建自测试(mbist) 逻辑存储器 测试电路面积 层次化设计

在线阅读 下载PDF 职称材料

嵌入式存储器的内建自测试和内建自修复 被引量：12

2

作者 江建慧 朱为国 《同济大学学报（自然科学版）》 EI CAS CSCD 北大核心 2004年第8期1050-1056,共7页

指出内建自测试是嵌入式存储器测试的一种有效方法 ,对该领域的研究情况进行了评述 .总结了存储器传统的故障模型 ,重点讨论了诱导故障分析方法以及读干扰故障、错误读等新的故障模型 .详细分析了嵌入式存储器的典型内建自测试方案 ,讨... 指出内建自测试是嵌入式存储器测试的一种有效方法 ,对该领域的研究情况进行了评述 .总结了存储器传统的故障模型 ,重点讨论了诱导故障分析方法以及读干扰故障、错误读等新的故障模型 .详细分析了嵌入式存储器的典型内建自测试方案 ,讨论了在内建自测试电路中增加内建冗余分析、内建故障诊断和内建自修复等功能的可行性 . 展开更多

关键词 嵌入式存储器 故障模型 内建自测试 内建自修复

在线阅读 下载PDF 职称材料

一款通用CPU的存储器内建自测试设计 被引量：7

3

作者 何蓉晖 李华伟 +1 位作者 李晓维 宫云战 《同济大学学报（自然科学版）》 EI CAS CSCD 北大核心 2002年第10期1204-1208,共5页

存储器内建自测试 (memorybuilt-inself-test,MBIST)是一种有效的测试嵌入式存储器的方法 .在一款通用CPU芯片的可测性设计 (design -for-testability ,DFT)中 ,MBIST作为cache和TLB的存储器测试解决方案被采用 ,以简化对布局分散、大... 存储器内建自测试 (memorybuilt-inself-test,MBIST)是一种有效的测试嵌入式存储器的方法 .在一款通用CPU芯片的可测性设计 (design -for-testability ,DFT)中 ,MBIST作为cache和TLB的存储器测试解决方案被采用 ,以简化对布局分散、大小不同的双端口SRAM的测试 .5个独立的BIST控制器在同一外部信号BistMode的控制下并行工作 ,测试结果由扫描链输出 ,使得测试时间和芯片引脚开销都降到最小 .所采用的march 13n算法确保了对固定型故障、跳变故障、地址译码故障和读写电路的开路故障均达到 10 0 %的故障覆盖率 . 展开更多

关键词 CPU 存储器内建自测试 故障模型 MARCH算法 可测性设计 超大规模集成电路 IP核

在线阅读 下载PDF 职称材料

一种基于存储器内建自测试的新型动态March算法设计 被引量：7

4

作者 蔡志匡 余昊杰 +2 位作者 杨航 王子轩 郭宇锋 《电子与信息学报》 EI CSCD 北大核心 2023年第9期3420-3429,共10页

存储器作为片上系统(SoC)中最大和最重要的模块之一,它的稳定性和可靠性关乎着整个芯片能否正常工作。为了提高存储器的测试效率,该文提出一种新型动态March算法——Dynamic-RAWC。相比经典的March RAW算法,Dynamic-RAWC算法有着更良好... 存储器作为片上系统(SoC)中最大和最重要的模块之一,它的稳定性和可靠性关乎着整个芯片能否正常工作。为了提高存储器的测试效率,该文提出一种新型动态March算法——Dynamic-RAWC。相比经典的March RAW算法,Dynamic-RAWC算法有着更良好的故障检测效果:动态故障覆盖率提高了31.3%。这个可观的效果得益于所提算法以经典的March RAW算法为基础进行优化,融入了Hammer,March C+算法的测试元素和一些新的测试元素。不同于普通March型算法的固定元素,所提算法支持用户自定义算法的执行顺序以适应不同的故障检测需求,能够动态地控制算法元素,在时间复杂度和故障覆盖率之间进行调整从而达到良好的平衡。 展开更多

关键词 存储器内建自测试 MARCH算法 动态故障 故障覆盖率

在线阅读 下载PDF 职称材料

存储器内建自测试技术在芯片设计中的应用 被引量：1

5

作者 殷弼君 黄伟平 《计算机工程》 CAS CSCD 北大核心 2008年第B09期122-124,共3页

针对SoC芯片中存储器模块的测试问题,在结合设计工具的基础上,提出了存储器的测试结构和方法,并且讨论了存储器模型的应用与调试。

关键词 可测性设计 存储器内建自测试 双端口寄存器堆文件

在线阅读 下载PDF 职称材料

多目标优化的多存储器内建自测试 被引量：7

6

作者 陈佳楠 马永涛 +1 位作者 李松 刘丰 《电子测量与仪器学报》 CSCD 北大核心 2020年第1期193-199,共7页

片上系统中含有大量的存储器,常使用共享内建自测试电路的方法测试。内建自测试电路的插入过程受到片上系统的面积开销、测试功耗与测试时间的约束。针对这个问题,将多存储器内建自测试建模为多目标优化问题,并提出一种多目标聚类遗传... 片上系统中含有大量的存储器,常使用共享内建自测试电路的方法测试。内建自测试电路的插入过程受到片上系统的面积开销、测试功耗与测试时间的约束。针对这个问题,将多存储器内建自测试建模为多目标优化问题,并提出一种多目标聚类遗传退火算法。该算法在遗传算法的基础上,通过存储器聚类获得存储器兼容组,采用启发式方法获得高质量初始解,提出一种多约束条件下不同权重的目标函数,对较优个体采用模拟退火算法规避局部最优解风险。实验结果表明,该算法比遗传算法性能更优,获得存储器组解进行测试,比现有方法测试功耗降低11.3%,或测试时间降低48.7%,节省了片上测试资源与测试时间。 展开更多

关键词 存储器 共享内建自测试 多目标优化 聚类 遗传算法

在线阅读 下载PDF 职称材料

针对嵌入式Cache的内建自测试算法 被引量：4

7

作者 赵学梅 叶以正 +1 位作者 陈春旭 时锐 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2005年第1期110-118,共9页

通过分析嵌入式Cache存储器中使用的双端口字定向静态存储器 (SRAM )和内容可寻址存储器 (CAM )的功能故障模型 ,提出了有效地针对嵌入式应用的DS MarchCE和DC MarchCE测试算法 ,解决了以往算法用于嵌入式系统时故障覆盖率低或测试时间... 通过分析嵌入式Cache存储器中使用的双端口字定向静态存储器 (SRAM )和内容可寻址存储器 (CAM )的功能故障模型 ,提出了有效地针对嵌入式应用的DS MarchCE和DC MarchCE测试算法 ,解决了以往算法用于嵌入式系统时故障覆盖率低或测试时间长导致测试效率低的问题 利用MarchCE算法并结合Cache系统的电路结构特点 ,设计并实现了一套集中管理的内建自测试测试方案 此方案可以并行测试Cache系统中不同容量、不同端口类型的存储器 ,并且能够测试地址变换表 (TLB)的特殊结构 ,测试部分面积不到整个Cache系统的 2 % 展开更多

关键词 双端口字定向静态存储器 双端口定向可寻址存储器 功能故模型 内建自测试

在线阅读 下载PDF 职称材料

片上SRAM内建自测试的实现方法 被引量：2

8

作者 马琪 裘燕锋 《计算机研究与发展》 EI CSCD 北大核心 2010年第S1期185-189,共5页

存储器内建自测试(MBIST)技术是目前芯片嵌入式存储器测试的最通用方法.介绍了基于自编RTL和基于Synopsys Rambist EDA技术的两种片上SRAM BIST电路方法.

关键词 片上SRAM 内建自测试 mbist算法

在线阅读 下载PDF 职称材料

用于存储器测试的“透明”的可编程BIST方法(英文) 被引量：2

9

作者 王颖 陈和 《电子测量技术》 2007年第4期5-8,共4页

本文提出了一种用于存储器测试的新方法“透明”的可编程BIST方法。该方法可以覆盖几乎所有的故障模型,并且,由于测试生成算法和数据背景的结合,提供了灵活无约束的数据背景,因而增加了检测非模型化故障的可能性。通过实验评估了本文方... 本文提出了一种用于存储器测试的新方法“透明”的可编程BIST方法。该方法可以覆盖几乎所有的故障模型,并且,由于测试生成算法和数据背景的结合,提供了灵活无约束的数据背景,因而增加了检测非模型化故障的可能性。通过实验评估了本文方法的性能和面积开销。 展开更多

关键词 存储器 “透明”的可编程内建自测试 算法 故障模型

在线阅读 下载PDF 职称材料

SoC嵌入式存储器内建自修复方法 被引量：1

10

作者 秦盼 王健 +1 位作者 朱芳 焦贵忠 《计算机工程与科学》 CSCD 北大核心 2019年第10期1749-1754,共6页

嵌入式存储器的内建自测试及修复是提高SoC芯片成品率的有效办法。详细描述了存储器良率的评估方法,提出了一种基于Mentor公司Tessent工具的存储器修复结构。该结构采用了冗余修复及电可编程熔丝eFuse硬修复的方法,具有很好的通用性及... 嵌入式存储器的内建自测试及修复是提高SoC芯片成品率的有效办法。详细描述了存储器良率的评估方法,提出了一种基于Mentor公司Tessent工具的存储器修复结构。该结构采用了冗余修复及电可编程熔丝eFuse硬修复的方法,具有很好的通用性及可行性,已多次应用在实际项目中。 展开更多

关键词 SOC 嵌入式存储器 内建自测试 内建自修复

在线阅读 下载PDF 职称材料

大屏幕TFT-LCD显示用Timing Controller的存储器测试

11

作者 杨君体 魏廷存 +1 位作者 魏晓敏 李博 《液晶与显示》 CAS CSCD 北大核心 2008年第3期312-316,共5页

基于March算法的存储器内建自测试电路能够获得很高的故障覆盖率,但在测试小规模的存储器时暴露出了面积相对比较大的缺点。针对大屏幕Timing Controller芯片"龙腾TC1"中4块640×18 bit SRAM"按地址递增顺序连续进... 基于March算法的存储器内建自测试电路能够获得很高的故障覆盖率,但在测试小规模的存储器时暴露出了面积相对比较大的缺点。针对大屏幕Timing Controller芯片"龙腾TC1"中4块640×18 bit SRAM"按地址递增顺序连续进行写操作"的工作特点,提出了一种新的存储器内建自测试方法。该方法按照地址递增顺序向存储器施加测试矢量,避免了直接采用March C算法所带来的冗余测试,简化了内建自测试电路,大大减少了由管子的数量和布线带来的面积开销,可达到March C+算法相同的"测试效果"。 展开更多

关键词 TFT—LCD 时序控制器 存储器 内建自测试 MARCH C

在线阅读 下载PDF 职称材料

利用内容可寻址技术的存储器BISR方法 被引量：4

12

作者 谢远江 王达 +1 位作者 胡瑜 李晓维 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2009年第4期467-473,共7页

随着缺陷密度的增加,在存储器中设计冗余行或冗余列替换有缺陷的存储器单元已成为提高存储器成品率的常用方法.然而基于冗余行或冗余列的修复方法不仅对冗余资源的利用率较低、冗余分析算法较复杂,且受限于存储器生产厂商提供的冗余资... 随着缺陷密度的增加,在存储器中设计冗余行或冗余列替换有缺陷的存储器单元已成为提高存储器成品率的常用方法.然而基于冗余行或冗余列的修复方法不仅对冗余资源的利用率较低、冗余分析算法较复杂,且受限于存储器生产厂商提供的冗余资源结构.针对此,提出了利用内容可寻址技术结合冗余行和冗余列来修复存储器的方法.该方法中,内容可寻址存储器不仅用于存储修复信息,还被用于当作冗余字替换故障字实现字修复,而冗余行和冗余列则分别用于修复行或列地址译码故障;并在译码逻辑输出端设计控制电路,避免对已修复的故障字进行访问.文中方法简单易行、面积开销小、利于扩展且修复效果好.实验结果表明,该方法在获得同样修复效率的情况下,冗余资源和内容可寻址存储器面积开销最小约为已有二维冗余修复方法的20%. 展开更多

关键词 内建自测试 内建自诊断 内建冗余分析 内建自修复 内容可寻址存储器

在线阅读 下载PDF 职称材料

嵌入式存储器的多故障自修复方法

13

作者 徐向峰 王友仁 +1 位作者 张砦 孔德明 《小型微型计算机系统》 CSCD 北大核心 2010年第1期179-182,共4页

使用冗余行覆盖占故障总数70%的单故障,导致冗余资源的浪费.为提高冗余资源的利用率,提出一种高效的修复方案,即冗余行覆盖多故障,纠错码修复单故障.当采用码率大于1/2的纠错码修复单故障时,校验位的长度小于冗余行的长度,节约了面积开... 使用冗余行覆盖占故障总数70%的单故障,导致冗余资源的浪费.为提高冗余资源的利用率,提出一种高效的修复方案,即冗余行覆盖多故障,纠错码修复单故障.当采用码率大于1/2的纠错码修复单故障时,校验位的长度小于冗余行的长度,节约了面积开销.通过24×8比特静态随机存取存储器(SRAM)的自修复实验,验证了新方案的可行性.实验结果表明,与冗余行结构相比,新的修复方案可以减小面积开销,提高芯片的最大工作频率. 展开更多

关键词 芯片系统 嵌入式存储器 内建自测试 内建自修复 冗余行 纠错码

在线阅读 下载PDF 职称材料

嵌入式存储器动态故障诊断数据压缩设计 被引量：13

14

作者 陈佳楠 马永涛 +1 位作者 李松 刘丰 《电子测量与仪器学报》 CSCD 北大核心 2020年第7期203-209,共7页

在微纳米级工艺中,嵌入式存储器出现开路故障的概率增高,从而带来动态故障。当静态故障与动态故障同时存在时,传统的暂停导出内建自测试设计虽然可以将故障诊断数据正确输出,但存在诊断数据冗余的问题。因此,提出一种动态故障诊断数据... 在微纳米级工艺中,嵌入式存储器出现开路故障的概率增高,从而带来动态故障。当静态故障与动态故障同时存在时,传统的暂停导出内建自测试设计虽然可以将故障诊断数据正确输出,但存在诊断数据冗余的问题。因此,提出一种动态故障诊断数据压缩的内建自测试设计。在不影响诊断数据完好性的前提下,识别故障模式为行故障、列故障与单元故障,并对其诊断数据进行压缩解决诊断数据冗余的问题。仿真结果表明,该设计能够正确压缩动态故障诊断数据,大幅度提高输出效率,减少输出时间,并且面积开销较小。在8 K×16的存储器的面积开销为3.16%,20%行列故障与5%动态故障下诊断数据压缩比为3.96%。 展开更多

关键词 存储器内建自测试 步进算法 诊断数据压缩 故障模式识别 动态故障

在线阅读 下载PDF 职称材料

基于复用测试逻辑方法的集成电路硅调试设计方案

15

作者 张明 高军 张民选 《上海交通大学学报》 EI CAS CSCD 北大核心 2013年第1期55-59,64,共6页

提出了一种集成电路芯片的硅调试设计方案.采用具有短链扫描结构的扫描链复用方法,以提高对芯片触发器类信息的读写速度,为存储器内建自测试(MBIST)控制器增加异步通信调试接口,以提高静态存储器类信息的访问速度,同时,简化了MBIST控制... 提出了一种集成电路芯片的硅调试设计方案.采用具有短链扫描结构的扫描链复用方法,以提高对芯片触发器类信息的读写速度,为存储器内建自测试(MBIST)控制器增加异步通信调试接口,以提高静态存储器类信息的访问速度,同时,简化了MBIST控制器的物理设计难度.结果表明,所提出的硅调试设计方法可以降低硬件资源的消耗,使得调试软件设计的难度和复杂度显著降低,并使得硅调试的相关操作更加简便. 展开更多

关键词 硅调试 扫描链 存储器内建自测试

在线阅读 下载PDF 职称材料

超大规模集成电路测试技术 被引量：6

16

作者 朱莉 林其伟 《中国测试技术》 2006年第6期117-120,共4页

随着系统集成度与加工技术的飞速发展,超大规模集成电路测试已经成为一个越来越困难的问题。测试的理论与技术已经成为VLSI领域中的一个重要研究方向。本文较全面的介绍了各种VLSI测试方法,并分析了各自的特点。最后预计了VLSI测试技术... 随着系统集成度与加工技术的飞速发展,超大规模集成电路测试已经成为一个越来越困难的问题。测试的理论与技术已经成为VLSI领域中的一个重要研究方向。本文较全面的介绍了各种VLSI测试方法,并分析了各自的特点。最后预计了VLSI测试技术的发展趋势。 展开更多

关键词 测试生成算法 自动测试矢量生成 可测性设计 内建自测试 存储器测试 静态功耗电流

在线阅读 下载PDF 职称材料

基于March C-算法的SRAM BIST电路的设计 被引量：11

17

作者 须自明 苏彦鹏 于宗光 《半导体技术》 CAS CSCD 北大核心 2007年第3期245-247,共3页

针对某SOC中嵌入的8K SRAM模块,讨论了基于March C-算法的BIST电路的设计。根据SRAM的故障模型和测试算法的故障覆盖率,研究了测试算法的选择、数据背景的产生,并完成了基于March C-算法的BIST电路的设计。实验证明,该算法的BIST实现能... 针对某SOC中嵌入的8K SRAM模块,讨论了基于March C-算法的BIST电路的设计。根据SRAM的故障模型和测试算法的故障覆盖率,研究了测试算法的选择、数据背景的产生,并完成了基于March C-算法的BIST电路的设计。实验证明,该算法的BIST实现能大幅提高故障覆盖率。 展开更多

关键词 静态存储器 MARCH C-算法 内建自测试

在线阅读 下载PDF 职称材料

1T1R结构RRAM的故障可测性设计 被引量：1

18

作者 陈传兵 许晓欣 +1 位作者 李晓燕 李颖弢 《半导体技术》 CAS CSCD 北大核心 2018年第5期388-393,400,共7页

阻变随机存储器（RRAM）中存在的故障严重影响产品的可靠性和良率。采用精确高效的测试方法能有效缩短工艺优化周期,降低测试成本。基于SMIC 28 nm工艺平台,完成了1T1R结构的1 Mbit RRAM模块的流片。详细分析了测试中的故障响应情况,并... 阻变随机存储器（RRAM）中存在的故障严重影响产品的可靠性和良率。采用精确高效的测试方法能有效缩短工艺优化周期,降低测试成本。基于SMIC 28 nm工艺平台,完成了1T1R结构的1 Mbit RRAM模块的流片。详细分析了测试中的故障响应情况,并定义了一种故障识别表达式。在March算法的基础上,提出针对RRAM故障的有效测试算法,同时设计了可以定位故障的内建自测试（BIST）电路。仿真结果表明,该测试方案具有占用引脚较少、测试周期较短、故障定位准确、故障覆盖率高的优势。 展开更多

关键词 1T1R结构 阻变随机存储器(RRAM) 内建自测试(BIST) 故障类型 测试算法 故障定位

在线阅读 下载PDF 职称材料