-
题名多级延迟爆炸震源的研究与应用
被引量：10
- 1
-
-
作者
徐淑合
于静
胡立新
刘泰生
时兴文
-
机构
胜利油田地球物理勘探开发公司
-
出处
《石油地球物理勘探》
EI
CSCD
北大核心
2003年第4期341-349,357,共10页
-
文摘
多级延迟爆炸震源是根据当前地震勘探技术发展的需要,在聚能震源的基础上发展起来的一种新型爆炸震源。文中介绍了多级延迟爆炸震源的原理,通过室内模拟试验和测试及现场的多种地表结构和不同勘探对象的试验,取得了明显的效果。在提高激发的能量和方向性、扩展高频信号、减少因爆炸产生的干扰信号、提高信噪比等方面,多级延迟爆炸震源比常规的炸药震源有明显的优势。
-
关键词
多级延迟爆炸震源
地震勘探技术
聚能震源
级间距
入射角
频宽
主频
子波
-
Keywords
explosive source, multi-level delay time,distance between levels, incident angle,band width ,dominant frequency,wavelet
-
分类号
P631.4
[天文地球—地质矿产勘探]
-
-
题名皮秒分辨率数字可编程精密延迟触发技术
- 2
-
-
作者
余甜
王志斌
景宁
-
机构
中北大学仪器与电子学院
中北大学微系统集成研究中心
中北大学信息与通信工程学院
-
出处
《电子测量技术》
北大核心
2023年第3期75-79,共5页
-
基金
国家自然科学基金(62105302)项目资助
-
文摘
为了产生高分辨率和宽动态延迟取样脉冲,引入了粗+细两级延迟框架。由外部0.1~12 GHz时钟信号经锁相环分频后生成大约100~250 MHz的同步时钟驱动计数器计数,当计数器达到预设值时,产生频率为50 kHz的同步进位脉冲信号,同时10 bit、10 ps分辨率的粗延迟芯片和0.1 ps分辨率的细延迟芯片开始工作并输出具有一定的延迟量的取样脉冲,由取样脉冲驱动取样器对同步射频信号进行精密取样。测试结果表明,数字可编程精密延迟触发器的分辨率和动态延迟范围分别可以达到1 ps和10 ns以上。
-
关键词
延迟发生器
多级延迟
取样示波器
-
Keywords
delay generator
multistage delay
sampling oscilloscope
-
分类号
TM383.6
[电气工程—电机]
-
-
题名电子延迟器控制的三级震源叠加技术
- 3
-
-
作者
刘海平
刘慧敏
王海涛
-
机构
山西省煤炭地质物探测绘院地质与地球物理研究所
山西金地源地质科技有限公司
大秦铁路股份有限公司侯马电务段
-
出处
《石油地球物理勘探》
EI
CSCD
北大核心
2021年第2期217-225,I0007,共10页
-
基金
山西省煤炭地质局科技项目“地震勘探精准控制爆炸延迟器研发”(晋煤地发[2018]12号)资助。
-
文摘
在厚黄土层地表区地震数据采集中,多级延迟叠加震源方法具有先进性,但现今采用机械式打击片或螺旋式导爆管控制震源延时爆炸的方法,存在延时精度低、结构复杂、加工成本高及效率低等问题。使用电子雷管虽可较精准实现多级震源延迟叠加,但由于费用过高而难以大规模使用。文中介绍一种电子延迟技术控制多级震源叠加的方法,并详述地表控制电路(简称高压编码器)和炮井下延迟电路(简称延迟器)的工作原理,构成一种新型多级震源电路延时爆炸控制系统。依托山西M勘查项目的试验结果表明:该系统稳定地控制了间隔1.7m的三级药柱延时3ms的依次精准引爆;在井深、药量、接收排列和覆盖次数不变的条件下进行单炮静校正记录对比,垂向延迟三级震源比平面三组合震源的有效反射波能量强、频带宽、面波弱、成本低;从地震剖面分析,垂向延迟三级震源与平面五组合震源的有效反射波能量和频带相当,成本降低约七八成。因此,为厚黄土层地表区的煤炭和石油勘探提供了一种高效实用的控制多级震源延时叠加的新方法。
-
关键词
多级延迟叠加震源
电子延迟技术
有效波
能量
频带
-
Keywords
multi-stage delay stack source
electronic time delay technology
effective reflected wave
energy
frequency band
-
分类号
P631
[天文地球—地质矿产勘探]
-
-
题名片上非一致Cache体系结构研究
被引量：1
- 4
-
-
作者
贾小敏
黄彩霞
张民选
孙彩霞
齐树波
-
机构
并行与分布处理国家重点实验室
长沙学院计算机科学与技术系
-
出处
《计算机工程与科学》
CSCD
北大核心
2009年第8期93-98,共6页
-
文摘
随着集成电路制造工艺的发展,片上集成大容量Cache成为微处理器的发展趋势。然而,互连线延迟所占比例越来越大,成为大容量Cache的性能瓶颈,因此需要新的Cache体系结构来克服这些问题。非一致Cache体系结构通过在Cache内部支持多级延迟和数据块迁移来减少Cache的命中时间,提高性能,从而克服互连线延迟对大容量Cache的限制,已经成为微处理器片上存储结构的研究热点。本文回顾了非一致Cache体系结构模型的研究进展,特别是对片上多核处理器中的非一致Cache体系结构模型进行了详细介绍,比较了不同模型的贡献和不足。最后,对非一致Cache体系结构的发展进行了展望。
-
关键词
非一致Cache结构
多级延迟
块迁移
片上多核
-
Keywords
NUCA
multiple access latencies
block migration
on-chip multi-processors
-
分类号
TP303
[自动化与计算机技术—计算机系统结构]
-
