为了进一步提升多级存储单元的纠错性能,提出了一种基于多级存储单元阈值电压分布的Polar码优化设计方法。针对多级存储单元的固有特性,该方法迭代计算各存储单元比特的巴氏参数值优化设计Polar码。分析了不同构造方法对多级存储单元闪...为了进一步提升多级存储单元的纠错性能,提出了一种基于多级存储单元阈值电压分布的Polar码优化设计方法。针对多级存储单元的固有特性,该方法迭代计算各存储单元比特的巴氏参数值优化设计Polar码。分析了不同构造方法对多级存储单元闪存性能的影响,并与文中所构造的Polar码和系统Polar码在多级存储单元信道中的性能进行了比较。仿真结果表明:在多级存储单元信道中,当误码率为10^(-5)时,本文所构造的Polar码与高斯信道下经典巴氏参数法构造的Polar码相比可获得约2 d B增益;当信噪比为21 d B时,与蒙特卡罗法构造的Polar码相比,文中设计的系统Polar码的误码率可提升2个数量级。展开更多
文摘为了进一步提升多级存储单元的纠错性能,提出了一种基于多级存储单元阈值电压分布的Polar码优化设计方法。针对多级存储单元的固有特性,该方法迭代计算各存储单元比特的巴氏参数值优化设计Polar码。分析了不同构造方法对多级存储单元闪存性能的影响,并与文中所构造的Polar码和系统Polar码在多级存储单元信道中的性能进行了比较。仿真结果表明:在多级存储单元信道中,当误码率为10^(-5)时,本文所构造的Polar码与高斯信道下经典巴氏参数法构造的Polar码相比可获得约2 d B增益;当信噪比为21 d B时,与蒙特卡罗法构造的Polar码相比,文中设计的系统Polar码的误码率可提升2个数量级。
