-
题名一种用于高性能FPGA的多电平标准I/O电路
被引量：2
- 1
-
-
作者
曹正州
张胜广
单悦尔
张艳飞
刘国柱
-
机构
中国电子科技集团公司第五十八研究所
-
出处
《半导体技术》
CAS
北大核心
2023年第10期919-927,共9页
-
基金
国家自然科学基金面上项目(62174150)
江苏省自然科学基金面上项目(BK20211040,BK20211041)。
-
文摘
为了满足等效系统门数为亿门级现场可编程门阵列(FPGA)的高速率、大吞吐量的数据传输需求,设计了一种用于高性能FPGA的多电平标准I/O电路,输入信号范围为0~2.5 V,单个差分对I/O电路的最高数据传输速率为1.25 Gbit/s。在输入缓冲器中,通过互补自偏置的折叠式放大器和施密特触发器的设计,实现了对单端输入信号、半差分输入信号和全差分输入信号等多种电平标准的兼容。在输出缓冲器中,支持多种驱动电流的输出,并且可设置输出的翻转率,降低了同步开关输出可能引起的噪声。低电压差分信号驱动器采用了预加重电流技术,提高了信号的质量。该I/O电路同时集成了数控阻抗电路,可以实时地精确匹配传输线的阻抗特性,提高了信号的完整性。仿真和实测结果表明,该支持多电平标准的I/O电路能够为高性能FPGA提供灵活、可靠的高速数据传输功能。
-
关键词
现场可编程门阵列(FPGA)
输入/输出缓冲器
多电平标准
数控阻抗(DCI)
低电压差分信号(LVDS)
-
Keywords
field programmable gate array(FPGA)
input/output buffer
multi-level standard
digitally controlled impedance(DCI)
low voltage differential signal(LVDS)
-
分类号
TN79
[电子电信—电路与系统]
-
-
题名一种用于高性能FPGA的多功能I/O电路
- 2
-
-
作者
罗旸
刘波
曹正州
谢达
张艳飞
单悦尔
-
机构
中国电子科技集团公司第五十八研究所
航天新气象科技有限公司
-
出处
《半导体技术》
北大核心
2025年第3期265-272,共8页
-
基金
国家自然科学基金面上项目(62174150)
江苏省自然科学基金面上项目(BK20211040,BK20211041)。
-
文摘
为了满足等效系统门数为亿门级现场可编程门阵列(FPGA)的高速率、多功能数据传输需求,设计了一种用于高性能FPGA的多功能输入输出(I/O)电路,工作电压为0.95 V,单个I/O电路的最高数据传输速率为2 Gbit/s。通过在输入逻辑电路中设计同一边沿流水技术的双倍数据速率(DDR)电路,可以使数据不仅能在相同的时钟沿输出,而且能在同一个时钟周期输出。通过分级采样结合时钟分频和偏移技术,仅需4个时钟周期即可完成8∶1数据的转换。另外,该I/O电路还可以对数据输入输出的延时进行调节,采用粗调和细调相结合的方式,共提供512个延时抽头,并且延时的分辨率达到4 ps。仿真和实测结果表明,该多功能I/O电路能为高性能FPGA提供灵活、多协议的高速数据传输功能。
-
关键词
现场可编程门阵列(FPGA)
输入输出(I/O)电路
多电平标准
双倍数据速率(DDR)
串并转换器(SerDes)
-
Keywords
field programmable gate array(FPGA)
inputoutput(IVO)circuit
multi-level standard
double data rate(DDR)
serializer/deserializer(SerDes)
-
分类号
TN79
[电子电信—电路与系统]
-
