降低系统芯片测试时间的芯核联合测试方案 被引量：1

1

作者 易茂祥 梁华国 +1 位作者 王伟 张磊 《上海交通大学学报》 EI CAS CSCD 北大核心 2010年第2期223-228,共6页

引入扩展的模式游程(x-PRL)编码技术,通过无关位的动态传播策略以提高测试数据压缩效率.在此基础上,将系统芯片的多个芯核测试集联合为单一的测试数据流,用x-PRL编码技术实施压缩,提出一种可重配置的串行扫描链结构,实现多核测试模式的... 引入扩展的模式游程(x-PRL)编码技术,通过无关位的动态传播策略以提高测试数据压缩效率.在此基础上,将系统芯片的多个芯核测试集联合为单一的测试数据流,用x-PRL编码技术实施压缩,提出一种可重配置的串行扫描链结构,实现多核测试模式的联合应用.对嵌入6个大的ISCAS’89基准电路的样本系统芯片(SoC)应用建议的联合测试方案.结果表明,与传统芯核测试集独立压缩与应用技术相比,该方案不仅提高了测试数据的压缩性能,而且减少了扫描测试中的冗余移位和捕获周期,从而有效降低了SoC的测试应用时间. 展开更多

关键词 系统芯片 测试应用时间 测试数据压缩 芯核联合 重配置

在线阅读 下载PDF 职称材料

系统芯片IP核透明路径构建中的可测性分析

2

作者 邢建辉 王红 +1 位作者 杨士元 成本茂 《计算机工程》 CAS CSCD 北大核心 2007年第3期6-8,14,共4页

系统芯片的设计方法为测试技术带来新挑战。知识产权模块(IP核)测试访问机制成为测试复用的关键。构建IP核透明路径会对电路的故障覆盖率产生影响。基于门级透明路径的构建方法,通过分析插入电路的控制门和多路器的激活和传播条件,对路... 系统芯片的设计方法为测试技术带来新挑战。知识产权模块(IP核)测试访问机制成为测试复用的关键。构建IP核透明路径会对电路的故障覆盖率产生影响。基于门级透明路径的构建方法,通过分析插入电路的控制门和多路器的激活和传播条件,对路径构建对于IP核单固定型故障覆盖率的影响进行分析,给出可测性条件和故障覆盖率的计算公式,无需故障仿真即可估计构造透明路径后电路的故障覆盖率。通过故障仿真实验,证明该故障覆盖率的分析和计算方法是有效的。 展开更多

关键词 系统芯片 测试访问机制 透明路径 IP核 可测性分析

在线阅读 下载PDF 职称材料

面向异构多核系统芯片的高效动态带宽划分方法 被引量：1

3

作者 刘阳国 陆俊林 +3 位作者 程旭 易江芳 佟冬 刘锋 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2016年第10期1786-1795,共10页

针对异构MPSoC中各主设备频繁争抢有限访存带宽、请求相互干扰、严重影响系统性能的问题,提出一种基于限流的动态DRAM带宽分配机制——TDBA.首先实时监测主设备访存特性,通过访存干扰程度评估将主设备分组;然后对造成严重干扰的主设备... 针对异构MPSoC中各主设备频繁争抢有限访存带宽、请求相互干扰、严重影响系统性能的问题,提出一种基于限流的动态DRAM带宽分配机制——TDBA.首先实时监测主设备访存特性,通过访存干扰程度评估将主设备分组;然后对造成严重干扰的主设备设置带宽限流阈值来防止其过度争抢带宽,并根据系统带宽使用情况动态调整该阈值,同时优先计算密集主设备的请求以进一步提高系统性能.将TDBA应用于真实异构MPSoC系统的实验结果表明,TDBA可以有效地降低访存干扰,明显提高系统性能. 展开更多

关键词 异构多核系统芯片 多核应用 访存干扰 带宽限流

在线阅读 下载PDF 职称材料

基于ARM核芯片的轴瓦壁厚/平行度自动检测系统 被引量：4

4

作者 张玉柱 孙明明 杨克己 《制造技术与机床》 CSCD 北大核心 2004年第2期99-101,共3页

针对轴瓦壁厚和平行度自动检测的强烈需求 ,采用 16 / 32位的嵌入式微处理器和占先式的实时操作系统构成中心测控单元 ,以PLC为现场控制模块 ,应用光栅尺获取基础数据 ,实现了对轴瓦壁厚和平行度的实时、在线以及高精度测量 ,开发出具... 针对轴瓦壁厚和平行度自动检测的强烈需求 ,采用 16 / 32位的嵌入式微处理器和占先式的实时操作系统构成中心测控单元 ,以PLC为现场控制模块 ,应用光栅尺获取基础数据 ,实现了对轴瓦壁厚和平行度的实时、在线以及高精度测量 ,开发出具有高性价比的轴瓦壁厚和平行度自动检测系统。 展开更多

关键词 ARM核 自动检测系统 嵌入式微处理器 实时操作系统 芯片 高性价比 在线 平行度 光栅尺 壁厚

在线阅读 下载PDF 职称材料

基于模型参考自适应系统算法的速度估算核的研制 被引量：65

5

作者 林平 胡长生 +1 位作者 李明峰 张仲超 《中国电机工程学报》 EI CSCD 北大核心 2004年第1期118-123,共6页

在集成电路芯片设计中可重复使用核的范围日趋广泛与复杂,在保持各种核的通用性的同时,也越来越要求核的专用性。具有知识产权的核库的建设已成为芯片设计发展的一个重要目标。首先介绍了在无速度传感器控制系统中模型参考自适应的基本... 在集成电路芯片设计中可重复使用核的范围日趋广泛与复杂,在保持各种核的通用性的同时,也越来越要求核的专用性。具有知识产权的核库的建设已成为芯片设计发展的一个重要目标。首先介绍了在无速度传感器控制系统中模型参考自适应的基本原理,最后以CPLD芯片为硬件基础研制了10bit和12bit两种精度的基于MRAS的速度估算核,并进行功能和时序验证,比较了它们所占用的芯片资源的大小。这种速度估算核可以作为一种嵌入式外设和裸MCU或DSP核制成电机控制专用芯片,应用于各种无速度传感器的电机闭环控制系统。 展开更多

关键词 电机控制 嵌入式控制芯片 速度估算核 模型参考 自适应系统 算法

在线阅读 下载PDF 职称材料

基于NiosⅡ多核驾驶疲劳检测系统设计 被引量：7

6

作者 凌朝东 杨亮亮 李国刚 《计算机工程与设计》 CSCD 北大核心 2009年第6期1410-1412,1416,共4页

采用SOPC技术,对多核驾驶疲劳检测系统进行了研究与设计。为了实现系统设计的单片化,把NiosⅡ软核处理器、摄像头采集控制器IP核、部分图像处理算法模块等系统部件都集成到一块FPGA上。为了提高系统处理速度,系统采用双NiosⅡ软核处理... 采用SOPC技术,对多核驾驶疲劳检测系统进行了研究与设计。为了实现系统设计的单片化,把NiosⅡ软核处理器、摄像头采集控制器IP核、部分图像处理算法模块等系统部件都集成到一块FPGA上。为了提高系统处理速度,系统采用双NiosⅡ软核处理器设计,同时利用NiosⅡ处理器自定制指令与C2H加速编译工具对系统中关键部分进行硬件加速,使系统具有实时性检测功能。 展开更多

关键词 可编程单芯片系统 NiosⅡ软核 疲劳状态 图像处理 自定义指令

在线阅读 下载PDF 职称材料

系统级芯片测试调度最优总线指定方法

7

作者 詹瑾瑜 熊光泽 《计算机集成制造系统》 EI CSCD 北大核心 2006年第10期1693-1697,共5页

为了缩短采用系统级芯片设计的电子产品的测试时间,提出了一种基于遗传算法的系统级芯片测试调度总线指定方法。在该方法中,建立了最优测试调度的遗传算法模型。为了使算法过程更稳健,更快地趋近于全局最优解,在传统遗传算法的基础上引... 为了缩短采用系统级芯片设计的电子产品的测试时间,提出了一种基于遗传算法的系统级芯片测试调度总线指定方法。在该方法中,建立了最优测试调度的遗传算法模型。为了使算法过程更稳健,更快地趋近于全局最优解,在传统遗传算法的基础上引入了差分进化、精英策略、自适应变异等几种机制,并通过实验与基于整数线性规划的测试调度方法进行比较,结果表明,所需的测试时钟周期数较少,适应于测试大规模系统级芯片。 展开更多

关键词 系统级芯片 测试调度 知识产权核 测试访问机制 遗传算法 差分进化

在线阅读 下载PDF 职称材料

多核片上系统主控式内存控制器预取

8

作者 李鹏 王剑 +1 位作者 曾露 王焕东 《高技术通讯》 EI CAS 北大核心 2019年第5期423-431,共9页

本文提出了一种多核片上系统(MPSoC)主控式内存控制器预取方法来解决多IP核导致内存控制器端预取资源竞争的问题。该方法综合考虑了不同访存流预取的及时性和访存冲突性,将预取数据及时性差的访存流进行过滤,使之在stream buffer资源紧... 本文提出了一种多核片上系统(MPSoC)主控式内存控制器预取方法来解决多IP核导致内存控制器端预取资源竞争的问题。该方法综合考虑了不同访存流预取的及时性和访存冲突性,将预取数据及时性差的访存流进行过滤,使之在stream buffer资源紧张的情况下不占用流缓冲空间,同时利用流缓冲地址记录表使得存在冲突的访存流优先使用stream buffer,进一步降低了访存冲突的概率。实验表明,该方法可以提升近20%的最大访存带宽,而对带宽需求小的访存IP核可以降低60%左右的访存延迟。 展开更多

关键词 多核片上系统(mpsoc) 及时性 访存冲突 预取 流缓冲

在线阅读 下载PDF 职称材料

多核片上系统全局主动访存优化研究

9

作者 李鹏 曾露 +1 位作者 王焕东 章隆兵 《高技术通讯》 EI CAS 北大核心 2019年第3期203-212,共10页

本文提出了一种多核片上系统(MPSoC)全局主动访存调度优化方法(GPMS)来提升系统的访存性能。该方法利用IP(intellectual property)核的访存局部性和延迟容忍度,通过限制访存冲突的IP核使其在一个调度窗口内分别连续访问内存,从而减少访... 本文提出了一种多核片上系统(MPSoC)全局主动访存调度优化方法(GPMS)来提升系统的访存性能。该方法利用IP(intellectual property)核的访存局部性和延迟容忍度,通过限制访存冲突的IP核使其在一个调度窗口内分别连续访问内存,从而减少访存冲突次数,同时不存在访存冲突的IP核在调度窗口内一直保持内存的使用权,从而可以充分发挥内存控制器端访存队列调度的自由度和DRAM的bank级并行性。实验结果表明,当IP核间访存冲突严重时,该方法相比访存队列调度方式可以提升1到2倍的访存带宽。 展开更多

关键词 多核片上系统(mpsoc) 访存调度 访存局部性 延迟容忍度 服务质量

在线阅读 下载PDF 职称材料

层次总线型多核SoC结构系统级模拟 被引量：1

10

作者 翁启源 杨洪斌 吴悦 《计算机工程与设计》 CSCD 北大核心 2009年第23期5355-5357,5368,共4页

随着半导体工艺技术的发展,在SoC中实现多个处理器内核成为可能。提出一种同构的层次总线型多核SoC芯片的结构,建立了这种结构系统级模型。基于模型实现了单程序多数据(SPMD)并行程序,以不同数目处理器核数仿真执行了并行程序,得到了比... 随着半导体工艺技术的发展,在SoC中实现多个处理器内核成为可能。提出一种同构的层次总线型多核SoC芯片的结构,建立了这种结构系统级模型。基于模型实现了单程序多数据(SPMD)并行程序,以不同数目处理器核数仿真执行了并行程序,得到了比较好的性能加速比,充分体现了这种层次总线型多核SoC结构的可行性和性能的优越性。 展开更多

关键词 多核系统芯片(mpsoc) 层次总线 指令集模拟器 仿真验证 单程序多数据

在线阅读 下载PDF 职称材料

基于IP核的智能化电器SOC设计与实现 被引量：9

11

作者 张桂青 冯涛 +3 位作者 王建华 张杭 耿英三 郑士泉 《电工技术学报》 EI CSCD 北大核心 2003年第2期27-30,共4页

提出了基于IP核的智能化电器系统芯片设计方法。在综合分析智能化电器内容的基础上 ,自行设计了构成微机保护芯片的数据采集、数据处理、保护算法、数据和任务调度等一系列模块。并将其组合实现了完成线路保护的系统芯片设计。通过在FPG... 提出了基于IP核的智能化电器系统芯片设计方法。在综合分析智能化电器内容的基础上 ,自行设计了构成微机保护芯片的数据采集、数据处理、保护算法、数据和任务调度等一系列模块。并将其组合实现了完成线路保护的系统芯片设计。通过在FPGA上的硬件仿真和对实际构成的保护单元的实际测试 ,验证了芯片设计的正确性。在现有设计基础上通过IP复用 ,只需改变保护算法模块和重新设置数据与任务调度模块就能设计用于其他电力设备保护的芯片。该芯片和微处理器结合构成了当今比较理想的智能化电器设计硬件平台。 展开更多

关键词 智能化电器 IP核 SOC 设计 系统芯片

在线阅读 下载PDF 职称材料

基于ASIC技术的1553B IP核的设计 被引量：10

12

作者 周莉 安军社 +2 位作者 谢彦 李宪强 曹松 《空间科学学报》 CAS CSCD 北大核心 2014年第1期127-136,共10页

针对卫星轻小型化的应用需求和现有1553B总线接口设计存在缺陷的问题,提出一种面向航天器综合电子的1553B总线协议ASIC芯片设计方案,并介绍了自主研发的1553B协议IP核设计.1553B IP核采用自顶向下的设计方法,使用Verilog硬件设计语言进... 针对卫星轻小型化的应用需求和现有1553B总线接口设计存在缺陷的问题,提出一种面向航天器综合电子的1553B总线协议ASIC芯片设计方案,并介绍了自主研发的1553B协议IP核设计.1553B IP核采用自顶向下的设计方法,使用Verilog硬件设计语言进行编程,实现了1553B总线中的总线控制器BC和远程终端RT功能.分别从1553B IP核总体框架、BC/RT共享模块、BC功能模块和RT功能模块详细介绍了IP核的设计.1553B IP核设计完成模块仿真验证、ASIC芯片系统仿真验证和FPGA验证,通过DDC的1553B板卡对设计进行验证,误码率小于10^(-9).实验结果表明,本IP核设计具有可靠性高、可移植性强、资源占用少、实时性好的特点. 展开更多

关键词 MIL-STD-1553B总线 IP核 ASIC芯片 综合电子 卫星数据管理系统

在线阅读 下载PDF 职称材料

SoC系统级设计方法与技术 被引量：8

13

作者 王海力 边计年 +1 位作者 吴强 熊志辉 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2006年第11期1637-1644,共8页

介绍了以Y图为中心的系统级设计方法研究主题,从软硬件协同设计技术、设计重用技术以及与底层相结合设计技术3方面探讨了系统级关键设计技术的研究进展·从设计方法和技术路线上,将当前的研究工作归纳为基于SpecC自顶向下细化求精... 介绍了以Y图为中心的系统级设计方法研究主题,从软硬件协同设计技术、设计重用技术以及与底层相结合设计技术3方面探讨了系统级关键设计技术的研究进展·从设计方法和技术路线上,将当前的研究工作归纳为基于SpecC自顶向下细化求精的设计方法、基于组件多处理器核SoC自底向上搭积木的设计方法和基于平台上下结合分而治之的设计方法3类·在此基础上,对各类方法的基本思想、描述语言、设计模型和关键技术等进行了分析与对比,并给出了该领域存在的研究问题及其今后的研究方向和重点· 展开更多

关键词 电子设计自动化 系统芯片 系统级设计方法学 知识产权核

在线阅读 下载PDF 职称材料

面向IP核测试复用的测试环设计 被引量：8

14

作者 陆思安 严晓浪 +2 位作者 李浩亮 沈海斌 何乐年 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2004年第1期93-97,共5页

提出了一种改进的测试环单元设计.它在传统的P1500测试环单元基础上添加一个多路器,实现了对测试环单元的功能数据路径测试,并解决了测试环扫描链在扫描移位过程中的安全移位问题,同时还可以降低扫描移位过程中产生的动态测试功耗;在分... 提出了一种改进的测试环单元设计.它在传统的P1500测试环单元基础上添加一个多路器,实现了对测试环单元的功能数据路径测试,并解决了测试环扫描链在扫描移位过程中的安全移位问题,同时还可以降低扫描移位过程中产生的动态测试功耗;在分析了两种典型测试环P1500测试环以及飞利浦TestShell测试环的基础上,提出了一种三态测试环结构.该结构允许共用同一条测试总线的不同IP核直接连接到测试总线上. 展开更多

关键词 IP核测试复用 设计 改进测试环单元 三态测试环 系统芯片 半导体制造技术

在线阅读 下载PDF 职称材料

复用NoC测试SoC内嵌IP芯核的测试规划研究 被引量：2

15

作者 赵建武 师奕兵 王志刚 《计算机工程与应用》 CSCD 北大核心 2010年第15期60-63,101,共5页

测试规划是SoC芯片测试中需要解决的一个重要问题。一种复用片上网络测试内嵌IP芯核的测试规划方法被用于限制测试模式下SoC芯片功耗不超出最大芯片功耗范围,消除测试资源共享所引起的冲突,达到减小测试时间的目的。提出了支持测试规划... 测试规划是SoC芯片测试中需要解决的一个重要问题。一种复用片上网络测试内嵌IP芯核的测试规划方法被用于限制测试模式下SoC芯片功耗不超出最大芯片功耗范围,消除测试资源共享所引起的冲突,达到减小测试时间的目的。提出了支持测试规划的无拥塞路由算法和测试扫描链优化配置方法。使用VHDL硬件描述语言实现了在FPGA芯片中可综合的二维Mesh片上网络测试平台,用于片上网络性能参数、路由算法以及基于片上网络的SoC芯片测试方法的分析评估。 展开更多

关键词 片上网络 微系统芯片 内嵌IP芯核 测试规划

在线阅读 下载PDF 职称材料

LwIP协议栈在SoPC系统中的实现 被引量：5

16

作者 章智慧 白瑞林 沈宪明 《计算机工程与设计》 CSCD 北大核心 2007年第6期1378-1380,共3页

提出了基于C/OS-II的LwIP协议栈在SoPC系统中实现的方案。介绍了嵌入式TCP/IP协议栈LwIP,阐述了其移植原理;在SoPC系统上实现了LwIP协议栈的移植,并给出了在具体软、硬件平台上的移植实例。实验结果表明:移植后的协议栈实现了网络的基... 提出了基于C/OS-II的LwIP协议栈在SoPC系统中实现的方案。介绍了嵌入式TCP/IP协议栈LwIP,阐述了其移植原理;在SoPC系统上实现了LwIP协议栈的移植,并给出了在具体软、硬件平台上的移植实例。实验结果表明:移植后的协议栈实现了网络的基本功能,且运行稳定,为SoPC类型的Internet嵌入式系统应用提供了一个基于C/OS-II的小型网络模块。该方案可应用于信息电器和网络化的仪器、仪表方面。 展开更多

关键词 可编程单芯片系统 NiosⅡ软核 轻型TCP/IP协议栈 网络模块 以太网控制器

在线阅读 下载PDF 职称材料

基于LEON3开源软核的卫星导航接收机设计 被引量：2

17

作者 魏东明 王峰 +2 位作者 刘浩成 王家燃 曹鼎 《电讯技术》 北大核心 2016年第6期653-658,共6页

为了提高卫星导航接收机的工作性能以及小型化设计,在现场可编程门阵列(FPGA)平台上开发一款基于LEON3开源软核的拥有自主知识产权的卫星导航接收机。通过LEON3开源软核架构和自主设计的分段匹配滤波器(PMF)与快速傅里叶变换(FFT)相结... 为了提高卫星导航接收机的工作性能以及小型化设计,在现场可编程门阵列(FPGA)平台上开发一款基于LEON3开源软核的拥有自主知识产权的卫星导航接收机。通过LEON3开源软核架构和自主设计的分段匹配滤波器(PMF)与快速傅里叶变换(FFT)相结合的捕获模块、基于延迟锁定环的码跟踪环路和基于科斯塔斯环的载波跟踪环路相结合的跟踪模块IP核实现卫星导航接收机的基带系统级芯片(So C)设计,最后完成接收机系统的软件设计并在DE2-115 FPGA平台上对接收机系统进行验证测试。实验结果表明所设计的接收机性能优良,能够正常捕获并且跟踪到卫星信号,定位结果显示正常,误差在3 m左右。拥有完全的硬件软件源代码以及优良的性能使得所设计的接收机对国内导航的发展有着重要意义。 展开更多

关键词 卫星导航接收机 LEON3 IP核 基带系统级芯片设计

在线阅读 下载PDF 职称材料

VxMP在聚芯2000多核SoC上的移植

18

作者 刘速 邱雨 《计算机工程与设计》 CSCD 北大核心 2008年第9期2224-2228,共5页

聚芯2000是一款异构多核SoC芯片。为了实现对聚芯2000的软件支持,移植了VxWorks的VxMP组件用于主从CPU间的通讯。通过VxMP,主从CPU可以使用共享信号量、共享消息队列、虚拟网络等机制进行通讯。目前VxMP已在聚芯2000模拟器上调试通过,... 聚芯2000是一款异构多核SoC芯片。为了实现对聚芯2000的软件支持,移植了VxWorks的VxMP组件用于主从CPU间的通讯。通过VxMP,主从CPU可以使用共享信号量、共享消息队列、虚拟网络等机制进行通讯。目前VxMP已在聚芯2000模拟器上调试通过,实践结果表明,VxMP的使用大大简化了多核应用程序的编写。 展开更多

关键词 聚芯2000 多核 主从处理器 系统芯片 移植

在线阅读 下载PDF 职称材料

实时任务下的光纤通道协议芯片设计与实现

19

作者 王英英 薛涛 谭小虎 《电光与控制》 CSCD 北大核心 2019年第2期84-88,共5页

航电环境的复杂性使得传统数据总线不能满足实时消息的传输要求,借助光纤通道协议的优良性能,基于FPGA平台设计实现了光纤通道协议芯片,并针对其主要模块进行详细的逻辑设计,在Windows7+Modelsim10. 1c环境下的仿真以及开发板的测试结... 航电环境的复杂性使得传统数据总线不能满足实时消息的传输要求,借助光纤通道协议的优良性能,基于FPGA平台设计实现了光纤通道协议芯片,并针对其主要模块进行详细的逻辑设计,在Windows7+Modelsim10. 1c环境下的仿真以及开发板的测试结果表明,该芯片可以满足实时消息的传输要求,实现协议功能,满足航电系统应用需求。 展开更多

关键词 航空电子系统 光纤通道 实时消息 协议芯片 数据传输模块 FC IP核

在线阅读 下载PDF 职称材料

泛华恒兴推出2.1 GHz四核PXIe零槽控制器

20

《电子测量与仪器学报》 CSCD 2014年第12期1414-1414,共1页

北京泛华恒兴科技有限公司（简称：泛华恒兴）近日推出了一款高性能的PXIe控制器-PS PXIe-3070。该控制器基于Intel Core TM i7四核处理器3612QE,主频2.1 GHz,使用QM77芯片组,集成500GB机械硬盘或256GB固态硬盘及其它外围I/O。在较低功... 北京泛华恒兴科技有限公司（简称：泛华恒兴）近日推出了一款高性能的PXIe控制器-PS PXIe-3070。该控制器基于Intel Core TM i7四核处理器3612QE,主频2.1 GHz,使用QM77芯片组,集成500GB机械硬盘或256GB固态硬盘及其它外围I/O。在较低功耗的前提下,该控制器具备高端的计算和显示性能,适用于PXIe和Compact PCIe测控系统的搭建。 展开更多

关键词 零槽控制器 四核处理器 GHZ Compact 显示性能 INTEL 测控系统 芯片组

在线阅读 下载PDF 职称材料