期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
一种用于ASIC芯片测试的多接口CPU模型的VHDL设计
1
作者
程晓军
葛宁
冯重熙
《电讯技术》
北大核心
2001年第5期13-17,共5页
为了对具有不同CPU接口的VHDL语言实现的ASIC芯片进行仿真测试 ,降低芯片测试的复杂性及成本 ,本文设计了一个专门用于芯片测试的CPU模型。模型用VHDL语言实现 ,设计采用了分层次、模块化的设计思想。与现有的VHDL实现的CPU模型相比较 ...
为了对具有不同CPU接口的VHDL语言实现的ASIC芯片进行仿真测试 ,降低芯片测试的复杂性及成本 ,本文设计了一个专门用于芯片测试的CPU模型。模型用VHDL语言实现 ,设计采用了分层次、模块化的设计思想。与现有的VHDL实现的CPU模型相比较 ,该模型具有结构简单、多接口、高效率、调试使用方便等特点。本文对此CPU模型的设计思想。
展开更多
关键词
专用集成电路
硬件描述语言
芯片测试
多接口cpu模型
在线阅读
下载PDF
职称材料
题名
一种用于ASIC芯片测试的多接口CPU模型的VHDL设计
1
作者
程晓军
葛宁
冯重熙
机构
清华大学电子工程系
出处
《电讯技术》
北大核心
2001年第5期13-17,共5页
文摘
为了对具有不同CPU接口的VHDL语言实现的ASIC芯片进行仿真测试 ,降低芯片测试的复杂性及成本 ,本文设计了一个专门用于芯片测试的CPU模型。模型用VHDL语言实现 ,设计采用了分层次、模块化的设计思想。与现有的VHDL实现的CPU模型相比较 ,该模型具有结构简单、多接口、高效率、调试使用方便等特点。本文对此CPU模型的设计思想。
关键词
专用集成电路
硬件描述语言
芯片测试
多接口cpu模型
Keywords
ASIC
Simulation and test
VHDL
分类号
TN492 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
一种用于ASIC芯片测试的多接口CPU模型的VHDL设计
程晓军
葛宁
冯重熙
《电讯技术》
北大核心
2001
0
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
