期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于层次化总线的多处理器系统芯片设计与测试
被引量：
4
1
作者
杜高明
章伟
高明伦
《电子测量与仪器学报》
CSCD
2007年第5期105-108,共4页
在单个芯片上集成多个处理器以提高SoC的整体性能已成为下一代集成电路设计趋势。如何提高其中多个处理器之间的通讯效率则成为MPSoC的设计关键。传统SoC平台中多以单总线结构为主,随着SoC中IP数目的增加,通讯效率随之降低。基于MPSoC...
在单个芯片上集成多个处理器以提高SoC的整体性能已成为下一代集成电路设计趋势。如何提高其中多个处理器之间的通讯效率则成为MPSoC的设计关键。传统SoC平台中多以单总线结构为主,随着SoC中IP数目的增加,通讯效率随之降低。基于MPSoC环境下,提出一种层次化总线结构:本地总线负责处理器与本地内存通讯;全局总线实现对全局设备的访问。两级总线通过总线桥连接。在RTL级设计了上述平台,以流水矩阵乘法为例研究其在不同工作负载下的加速比变化。实验结果表明,在四个处理器的情形下,循环次数为4次时加速比仅为2.2;随着循环次数增多,加速比可达3.2。
展开更多
关键词
多处理器系统芯片
双层总线
加速比
在线阅读
下载PDF
职称材料
基于MPSoC的Sub-6 GHz频段SDR测试系统设计与实现
被引量：
3
2
作者
黄继业
谢辉
董哲康
《实验室研究与探索》
CAS
北大核心
2022年第8期14-18,76,共6页
为实现5G高带宽信号的快速测试和复杂通信算法的快速验证,提出了一种基于MPSoC的Sub-6 GHz频段软件无线电(SDR)测试实验平台。平台采用Xilinx ZYNQ UltraScale~+MPSoC和射频收发器ADRV9009搭建,两者通过JESD204B高速串行接口进行数据流...
为实现5G高带宽信号的快速测试和复杂通信算法的快速验证,提出了一种基于MPSoC的Sub-6 GHz频段软件无线电(SDR)测试实验平台。平台采用Xilinx ZYNQ UltraScale~+MPSoC和射频收发器ADRV9009搭建,两者通过JESD204B高速串行接口进行数据流传输。采用软硬件协同设计思想,具备高可重构性和移植性,其中,硬件/PL逻辑部分负责射频信号到基带信号的转换与信号处理;软件部分依托Petalinux和Libiio的加持,可对测试系统进行全局控制。此外,该系统还拥有超宽调谐范围、可配置MIMO等优势,可作为5G SDR实验平台使用。经高带宽信号收发实验验证,该测试系统满足5G Sub-6 GHz信号收发链路要求,信道可靠性较高,在5G信号测试和算法原型验证方面,具有一定的应用价值。
展开更多
关键词
通信测试
单
芯片
集成
多处理器
片上
系统
第五代移动通信技术
宽带收发器
软件无线电实验平台
在线阅读
下载PDF
职称材料
题名
基于层次化总线的多处理器系统芯片设计与测试
被引量：
4
1
作者
杜高明
章伟
高明伦
机构
合肥工业大学微电子设计研究所
出处
《电子测量与仪器学报》
CSCD
2007年第5期105-108,共4页
基金
国家自然科学基金资助项目(编号:60576034
60373076)
教育部博士点基金资助项目(编号:20050359003)
文摘
在单个芯片上集成多个处理器以提高SoC的整体性能已成为下一代集成电路设计趋势。如何提高其中多个处理器之间的通讯效率则成为MPSoC的设计关键。传统SoC平台中多以单总线结构为主,随着SoC中IP数目的增加,通讯效率随之降低。基于MPSoC环境下,提出一种层次化总线结构:本地总线负责处理器与本地内存通讯;全局总线实现对全局设备的访问。两级总线通过总线桥连接。在RTL级设计了上述平台,以流水矩阵乘法为例研究其在不同工作负载下的加速比变化。实验结果表明,在四个处理器的情形下,循环次数为4次时加速比仅为2.2;随着循环次数增多,加速比可达3.2。
关键词
多处理器系统芯片
双层总线
加速比
Keywords
multi-processor system on chip, hierarchy bus, speed up.
分类号
TN402 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
基于MPSoC的Sub-6 GHz频段SDR测试系统设计与实现
被引量：
3
2
作者
黄继业
谢辉
董哲康
机构
杭州电子科技大学电子信息学院
出处
《实验室研究与探索》
CAS
北大核心
2022年第8期14-18,76,共6页
基金
国家自然科学基金项目(62001149)。
文摘
为实现5G高带宽信号的快速测试和复杂通信算法的快速验证,提出了一种基于MPSoC的Sub-6 GHz频段软件无线电(SDR)测试实验平台。平台采用Xilinx ZYNQ UltraScale~+MPSoC和射频收发器ADRV9009搭建,两者通过JESD204B高速串行接口进行数据流传输。采用软硬件协同设计思想,具备高可重构性和移植性,其中,硬件/PL逻辑部分负责射频信号到基带信号的转换与信号处理;软件部分依托Petalinux和Libiio的加持,可对测试系统进行全局控制。此外,该系统还拥有超宽调谐范围、可配置MIMO等优势,可作为5G SDR实验平台使用。经高带宽信号收发实验验证,该测试系统满足5G Sub-6 GHz信号收发链路要求,信道可靠性较高,在5G信号测试和算法原型验证方面,具有一定的应用价值。
关键词
通信测试
单
芯片
集成
多处理器
片上
系统
第五代移动通信技术
宽带收发器
软件无线电实验平台
Keywords
communication test
multi-processor system on chip(MPSoC)
fifth generation mobile communication technology(5G)
wide-band transceiver
software-defined radio(SDR)experimental platform
分类号
TN919.6 [电子电信—通信与信息系统]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于层次化总线的多处理器系统芯片设计与测试
杜高明
章伟
高明伦
《电子测量与仪器学报》
CSCD
2007
4
在线阅读
下载PDF
职称材料
2
基于MPSoC的Sub-6 GHz频段SDR测试系统设计与实现
黄继业
谢辉
董哲康
《实验室研究与探索》
CAS
北大核心
2022
3
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
