期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于多值逻辑的8位条件和加法器
1
作者
吴海霞
屈晓楠
+2 位作者
赵显利
仲顺安
夏乾斌
《北京理工大学学报》
EI
CAS
CSCD
北大核心
2012年第6期607-610,616,共5页
针对改善算术VLSI系统的性能,提出了一种基于四值逻辑的加法器设计.采用源极耦合动态多值电流模电路,利用条件和算法,设计实现了基于四值逻辑的8-bit加法器.利用HSPICE软件,在0.18μm CMOS工艺下,电源电压为1.8V,时钟频率为100MHz的条件...
针对改善算术VLSI系统的性能,提出了一种基于四值逻辑的加法器设计.采用源极耦合动态多值电流模电路,利用条件和算法,设计实现了基于四值逻辑的8-bit加法器.利用HSPICE软件,在0.18μm CMOS工艺下,电源电压为1.8V,时钟频率为100MHz的条件下,进行了仿真.仿真结果表明,所设计的加法器平均功耗为2.8mW,高位和的平均延迟为0.689ns,高位进位的平均延时是0.452ns,所用晶体管数是636.
展开更多
关键词
多值
逻辑
多值电流模
条件和加法运算
在线阅读
下载PDF
职称材料
题名
基于多值逻辑的8位条件和加法器
1
作者
吴海霞
屈晓楠
赵显利
仲顺安
夏乾斌
机构
北京理工大学信息与电子学院
出处
《北京理工大学学报》
EI
CAS
CSCD
北大核心
2012年第6期607-610,616,共5页
基金
北京理工大学基础研究基金项目(3050012211106)
北京理工大学大学生创新项目(101000718)
文摘
针对改善算术VLSI系统的性能,提出了一种基于四值逻辑的加法器设计.采用源极耦合动态多值电流模电路,利用条件和算法,设计实现了基于四值逻辑的8-bit加法器.利用HSPICE软件,在0.18μm CMOS工艺下,电源电压为1.8V,时钟频率为100MHz的条件下,进行了仿真.仿真结果表明,所设计的加法器平均功耗为2.8mW,高位和的平均延迟为0.689ns,高位进位的平均延时是0.452ns,所用晶体管数是636.
关键词
多值
逻辑
多值电流模
条件和加法运算
Keywords
multiple-valued logic
multiple-valued current-mode
conditional sum addition
分类号
TN453 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于多值逻辑的8位条件和加法器
吴海霞
屈晓楠
赵显利
仲顺安
夏乾斌
《北京理工大学学报》
EI
CAS
CSCD
北大核心
2012
0
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
