期刊文献+
共找到24篇文章
< 1 2 >
每页显示 20 50 100
精简指令集计算机协处理器设计 被引量:3
1
作者 李辉楷 韩军 +2 位作者 翁新钎 贺中柱 曾晓洋 《计算机工程》 CAS CSCD 2012年第23期240-242,246,共4页
针对AES与SHA-3候选算法中Gr stl软件运算速度慢的问题,提出一种通过精简指令集计算机(RISC)协处理器来加速算法运算的设计方案。该协处理器复用片上高速缓存充当查找表来加速运算,并在RISC处理器的基本指令集架构中增加特殊指令。实验... 针对AES与SHA-3候选算法中Gr stl软件运算速度慢的问题,提出一种通过精简指令集计算机(RISC)协处理器来加速算法运算的设计方案。该协处理器复用片上高速缓存充当查找表来加速运算,并在RISC处理器的基本指令集架构中增加特殊指令。实验结果表明,与传统基于并行查找表的方案相比,该方案能够以较小的硬件代价加速AES与Gr stl运算。 展开更多
关键词 精简指令计算机 处理器 高速缓存 并行表查找 寄存器堆 指令架构
在线阅读 下载PDF
融合动态采样剖析的可重构指令集处理器
2
作者 张惠臻 王超 《计算机科学》 CSCD 北大核心 2013年第3期31-35,共5页
可重构指令集处理器能够根据应用程序特点动态扩展其指令集,其硬件架构和软件工具的设计与传统设计有很大不同。在研究可重构指令集处理器软硬件特性的基础上,提出一种集成动态采样剖析硬件的可重构指令集处理器架构。该处理器具有3种... 可重构指令集处理器能够根据应用程序特点动态扩展其指令集,其硬件架构和软件工具的设计与传统设计有很大不同。在研究可重构指令集处理器软硬件特性的基础上,提出一种集成动态采样剖析硬件的可重构指令集处理器架构。该处理器具有3种不同的工作模式,它通过剖析硬件采样获取程序热点,利用配套工具链半自动地完成指令扩展生成、编译器重定向和可编程硬件逻辑配置,从而获得在不同嵌入式应用领域的硬件适应性和软件兼容性。针对性的实验结果表明,该处理器架构的采样剖析机制准确有效,并且在增加有限的硬件开销的情况下,能够很好地适应应用变化。 展开更多
关键词 计算机系统结构 可重构指令处理器 指令扩展 动态采样剖析
在线阅读 下载PDF
嵌入式Flash CISC/DSP微处理器的研究与实现 被引量:1
3
作者 卢结成 丁丁 +1 位作者 丁晓兵 朱少华 《电子学报》 EI CAS CSCD 北大核心 2003年第8期1252-1254,共3页
本文研究一种新的既具有微控制器功能 ,又有增强DSP功能的高性能微处理器的实现架构 .在统一的增强CISC指令集下 ,我们将基于哈佛和寄存器 寄存器结构的微处理器模块和单周期乘法 /累加器、桶形移位寄存器、无开销循环及跳转硬件支持模... 本文研究一种新的既具有微控制器功能 ,又有增强DSP功能的高性能微处理器的实现架构 .在统一的增强CISC指令集下 ,我们将基于哈佛和寄存器 寄存器结构的微处理器模块和单周期乘法 /累加器、桶形移位寄存器、无开销循环及跳转硬件支持模块、硬件地址产生器等DSP功能模块以及嵌入式FlashMemory和指令队列缓冲器有机的集成起来 ,在统一架构下通过单核实现CISC/DSP微处理器 ,有效地提高了处理器的性能 .该微处理器采用 0 35 μmCMOS工艺实现 ,芯片面积为 2 5mm2 .在 80M工作频率下 ,动态功耗为 4 2 5mW ,峰值数据处理能力可达 80MIPS .该处理器核可满足片上系统 (SOC)对高性能处理器的需求 . 展开更多
关键词 复杂指令系统计算机 超大规模成电路 流水线 数字信号处理器 闪速存储器
在线阅读 下载PDF
8位CISC微处理器的设计与实现
4
作者 田红丽 闫会强 +1 位作者 耿恒山 刘肃 《计算机工程与应用》 CSCD 北大核心 2010年第20期60-63,共4页
介绍了一种基于FPGA芯片的8位CISC微处理器系统,该系统借助VHDL语言的自顶向下的模块化设计方法,设计了一台具有数据传送、算逻运算、程序控制和输入输出4种功能的30条指令的系统。在QUARTUSII系统上仿真成功,结果表明该微处理器系统可... 介绍了一种基于FPGA芯片的8位CISC微处理器系统,该系统借助VHDL语言的自顶向下的模块化设计方法,设计了一台具有数据传送、算逻运算、程序控制和输入输出4种功能的30条指令的系统。在QUARTUSII系统上仿真成功,结果表明该微处理器系统可以运行在100MHz时钟工作频率下,能快速准确地完成各种指令组成的程序。 展开更多
关键词 现场可编程门阵列(FPGA) 复杂指令计算机(cisc) 超高速成电路硬件描述语言(VHDL) 仿真
在线阅读 下载PDF
面向教学的16位CISC微处理器的设计 被引量:6
5
作者 于洋 肖铁军 丁伟 《计算机工程与设计》 CSCD 北大核心 2010年第16期3584-3587,共4页
针对目前国内微处理器实验教学方面的局限性,设计了一种面向教学的16位微处理器。微处理器的运算器运用了一个加法器实现多种操作的方法,占用资源少、执行速度高。同时,采用微程序控制方法可以使处理器的运行过程更加清晰,克服了传统实... 针对目前国内微处理器实验教学方面的局限性,设计了一种面向教学的16位微处理器。微处理器的运算器运用了一个加法器实现多种操作的方法,占用资源少、执行速度高。同时,采用微程序控制方法可以使处理器的运行过程更加清晰,克服了传统实验不灵活性的缺点,并为实验者留有创新空间。微处理器使用VerilogHDL语言设计实现,支持多种寻址方式,指令系统完善,可实现一般微处理器的功能操作,最后给出了微处理器运行实验结果。 展开更多
关键词 现场可编程逻辑门阵列 复杂指令计算机 处理器 指令系统
在线阅读 下载PDF
ARM微处理器中断响应时间的实验研究 被引量:7
6
作者 尹旭峰 苑士华 胡纪滨 《计算机工程》 CAS CSCD 北大核心 2011年第4期252-254,263,共4页
介绍ARM微处理器S3C2440A的中断处理机制,设计一种实验测定中断响应时间的方法,实测了理想状态下S3C2440A的快速中断FIQ和标准中断IRQ的响应时间,并对实验数据进行分析处理,给出实测数据的拟合函数,从而得出以下结论:FIQ与IRQ的中断响... 介绍ARM微处理器S3C2440A的中断处理机制,设计一种实验测定中断响应时间的方法,实测了理想状态下S3C2440A的快速中断FIQ和标准中断IRQ的响应时间,并对实验数据进行分析处理,给出实测数据的拟合函数,从而得出以下结论:FIQ与IRQ的中断响应时间基本相等,中断响应时间与CPU的运行时钟无关,只与中断控制器的运行时钟频率呈反比关系,启用高速缓存时的中断响应时间不到禁用高速缓存时的1/3。 展开更多
关键词 中断 响应 处理器 精简指令计算机
在线阅读 下载PDF
基于CISC/RISC的混合指令集构建 被引量:2
7
作者 陈瑞森 《现代电子技术》 2007年第16期49-52,共4页
CISC与RISC是微处理器设计中的2种主要指令体系,他们各具优势,共存共融是其发展方向之一。首先介绍了硬件上基于CISC/RISC的混合架构设计,然后重点具体介绍CISC/RISC混合指令集的构建方法,并以65C02S的指令集为例,通过仿真说明了按该方... CISC与RISC是微处理器设计中的2种主要指令体系,他们各具优势,共存共融是其发展方向之一。首先介绍了硬件上基于CISC/RISC的混合架构设计,然后重点具体介绍CISC/RISC混合指令集的构建方法,并以65C02S的指令集为例,通过仿真说明了按该方法构建的混合指令集在基于CISC/RISC混合架构的硬件上运行具有良好的优势。 展开更多
关键词 cisc RISC 指令 处理器
在线阅读 下载PDF
基于现场可编程门阵列的RISC处理器设计 被引量:1
8
作者 东野长磊 《计算机工程》 CAS CSCD 北大核心 2011年第11期242-244,共3页
基于现场可编程门阵列(FPGA)平台,设计嵌入式精简指令集计算机(RISC)中央处理器(CPU)。参考无内部互锁流水级微处理器(MIPS)指令集制定原则设计CPU指令集,通过分析指令处理过程构建嵌入式CPU的5级流水线,结合数据前推技术和软件编译方... 基于现场可编程门阵列(FPGA)平台,设计嵌入式精简指令集计算机(RISC)中央处理器(CPU)。参考无内部互锁流水级微处理器(MIPS)指令集制定原则设计CPU指令集,通过分析指令处理过程构建嵌入式CPU的5级流水线,结合数据前推技术和软件编译方法解决流水线相关性问题,并实现CPU的算术逻辑单元、控制单元、指令cache等关键模块设计。验证结果表明,该嵌入式RISC CPU的速度和稳定性均达到设计要求。 展开更多
关键词 现场可编程门阵列 精简指令计算机处理器 流水线相关性 算术逻辑单元
在线阅读 下载PDF
基于FPGA的32位RISC微处理器设计 被引量:4
9
作者 刘览 郑步生 施慧彬 《数据采集与处理》 CSCD 北大核心 2011年第3期367-373,共7页
提出了一种与MIPS32指令集兼容的32位RISC微处理器(HP-MIPS)的设计方法。在对经典的MIPS体系结构分析之后,对处理器的整体结构进行重新划分,通过增加流水线级数设计出一种拥有8级流水线的微处理器数据路径结构,并且对设计中由于增加流... 提出了一种与MIPS32指令集兼容的32位RISC微处理器(HP-MIPS)的设计方法。在对经典的MIPS体系结构分析之后,对处理器的整体结构进行重新划分,通过增加流水线级数设计出一种拥有8级流水线的微处理器数据路径结构,并且对设计中由于增加流水线级数而引入的流水线数据冲突问题给出了完整的解决方案。此外还设计了一种流水线结构的动态分支预测器用以解决微处理器分支冒险问题,其优点在于既能降低微处理器的CPI,同时又不会使流水线出现局部逻辑拥堵从而降低微处理器的主频。最后给出了设计的综合结果,并对该设计进行了软件仿真和硬件验证。在FPGA芯片上的运行时钟频率可达146.628 MHz。 展开更多
关键词 精简指令计算机 处理器 流水线 分支预测
在线阅读 下载PDF
16位嵌入式微处理器核的设计及验证 被引量:1
10
作者 姚爱红 孙盟哲 吴剑 《计算机工程》 CAS CSCD 北大核心 2010年第23期234-236,239,共4页
采用自顶向下方法,设计实现16位精简指令集计算机架构的嵌入式微处理器核HEUSoC-1,利用现场可编程门阵列片内的大量存储资源实现双端口存储器及零等待的指令和数据访问,从而保证指令的单周期执行。通过Verilog硬件描述语言实现微处理器... 采用自顶向下方法,设计实现16位精简指令集计算机架构的嵌入式微处理器核HEUSoC-1,利用现场可编程门阵列片内的大量存储资源实现双端口存储器及零等待的指令和数据访问,从而保证指令的单周期执行。通过Verilog硬件描述语言实现微处理器核的RTL级描述,编写计算斐波那契数列的测试程序验证了HEUSoC-1的正确性。在Xilinx Spartan-2芯片上的统计结果表明,HEUSoC-1的资源占用率较低,处理器最高频率约为22 MHz,适合于对功耗和性价比要求严格的嵌入式应用领域。 展开更多
关键词 嵌入式系统 处理器 精简指令计算机 VERILOG硬件描述语言 现场可编程门阵列
在线阅读 下载PDF
网络处理器的分析与演进
11
作者 叶磊 卢军 曹丽 《光通信研究》 北大核心 2004年第5期41-43,64,共4页
文章从网络处理器的出现首先分析了网络处理器具备的基本功能特性,接着介绍了网络处理器体系结构的演进过程,在文章的最后部分对当前市场上的主流产品作了一个大概的介绍,并对网络处理器今后的发展作了简单的描述.
关键词 网络处理器 专用成电路 精简指令计算机 线速
在线阅读 下载PDF
并行CISC指令译码器的设计与实现
12
作者 张骏 樊晓桠 张萌 《计算机应用研究》 CSCD 北大核心 2007年第11期200-202,共3页
针对x86系列兼容微处理器串行译码速度慢、效率低的缺点,提出了一种并行译码器设计方案。该方案将整个译码过程分为长度译码和地址译码两个阶段进行流水译码,在指令不带前缀的情况下单拍完成长度译码,支持任意两条指令并行译码,提高了... 针对x86系列兼容微处理器串行译码速度慢、效率低的缺点,提出了一种并行译码器设计方案。该方案将整个译码过程分为长度译码和地址译码两个阶段进行流水译码,在指令不带前缀的情况下单拍完成长度译码,支持任意两条指令并行译码,提高了译码效率。其使用Verilog-HDL进行描述,SYNOPSYS-DV在SMIC CMOS0.18工艺库下进行综合。结果表明完全达到了设计要求。 展开更多
关键词 指令 处理器 译码器 复杂指令系统计算机
在线阅读 下载PDF
应用于NV系综量子实验调控的数字锁相放大器设计与实现
13
作者 邓宇轩 徐南阳 +1 位作者 陈宝 周明媞 《合肥工业大学学报(自然科学版)》 北大核心 2025年第1期44-49,共6页
文章设计一种应用于金刚石氮空位(nitrogen-vacancy,NV)系综量子实验的数字锁相放大器。为实现高速模拟与数字信号的采样、输出以及软硬件协同与同步处理能力,设计采用ZYNQ-7010芯片作为核心器件,基于现场可编程门阵列(field programmab... 文章设计一种应用于金刚石氮空位(nitrogen-vacancy,NV)系综量子实验的数字锁相放大器。为实现高速模拟与数字信号的采样、输出以及软硬件协同与同步处理能力,设计采用ZYNQ-7010芯片作为核心器件,基于现场可编程门阵列(field programmable gate array,FPGA)与精简指令集计算机(reduced instruction set computer,RISC)微处理器(advanced RISC machines,ARM)内核的基本架构,同时搭载双路高采样率的模数转换器(analog to digital converter,ADC)和数模转换器(digital to analog converter,DAC)。整套系统可以同时进行多路锁相放大处理,输入模拟噪声低至1 nV/Hz 1/2,采样率高达125 MS/s,数据传输带宽可达800 Mib/s,具有集成化程度高、易操控、锁相准确性较高等特点。该设计成功应用在NV系综实验平台上,光探测磁共振(optically detected magnetic resonance,ODMR)实验及后续计算结果表明,使用文中锁相放大器的磁强计灵敏度可以达到1.23 nT/Hz 1/2。 展开更多
关键词 现场可编辑门阵列(FPGA) 精简指令计算机处理器(ARM) 模数转换器(ADC) 锁相放大器 光探测磁共振(ODMR)
在线阅读 下载PDF
一种加速访存地址计算的编译优化
14
作者 高秀武 姜军 +1 位作者 白书敬 黄亮明 《计算机工程》 CAS CSCD 北大核心 2023年第1期173-180,共8页
在国产申威高性能多核服务器系统中,基础编译系统对应用程序中访存操作进行代码生成时,没有考虑国产处理器指令特征,导致编译器生成的访存地址计算代码效率较低,影响国产高性能处理器的性能。为充分发挥国产处理器高性能计算能力,提出... 在国产申威高性能多核服务器系统中,基础编译系统对应用程序中访存操作进行代码生成时,没有考虑国产处理器指令特征,导致编译器生成的访存地址计算代码效率较低,影响国产高性能处理器的性能。为充分发挥国产处理器高性能计算能力,提出一种加速访存地址计算的编译优化方法。加速访存地址计算编译优化基于处理器支持带扩展因子的运算指令,在编译器后端内存地址表达式合法性检查中,添加针对乘加模式的地址计算表达式合法性检查算法,自动识别地址表达式中存在的乘加运算并进行合法性检验,对符合条件的地址表达式在代码生成阶段匹配生成带扩展因子的运算指令来快速计算访存地址,从而加快访存指令的发射与执行以及应用程序中的访存地址生成,提升访存效率。使用行业标准性能测试集SPEC CPU2006对优化效果进行评测,结果表明,相比优化前SPECspeed Integer与SPECspeed Float Point两个子集,该优化方法平均性能分别提高了2.53%与1.50%。 展开更多
关键词 精简指令计算机 地址计算 代码生成 编译优化 多核处理器
在线阅读 下载PDF
基于JTAG的片上调试器与调试系统的设计实现 被引量:13
15
作者 常志恒 肖铁军 史顺波 《计算机工程与应用》 CSCD 2012年第30期78-82,共5页
提出了一种基于JTAG协议的嵌入式CISC处理器的调试系统的设计方案。针对自主研发的教学用JU-C2型处理器设计了片上调试器和CPU内部寄存器扫描链,为构成一个完整的调试系统,还设计了USB-JTAG协议转换器和PC机控制软件。调试系统可以实现... 提出了一种基于JTAG协议的嵌入式CISC处理器的调试系统的设计方案。针对自主研发的教学用JU-C2型处理器设计了片上调试器和CPU内部寄存器扫描链,为构成一个完整的调试系统,还设计了USB-JTAG协议转换器和PC机控制软件。调试系统可以实现微指令级和机器指令级的单步、断点以及CPU内部寄存器值的查看和PC(程序计数器)写入,还有CPU的运行停止和复位这些常用的调试功能。分别介绍了系统的各个组成部分以及它们的原理,进行了系统测试,验证系统工作的正确性。调试系统对CPU内部数据通路侵入性较小,在教学中也有一定的实用性。 展开更多
关键词 片上调试器 片上调试系统 复杂指令计算机(cisc)处理器 联合测试行动组(JTAG) 边界扫描
在线阅读 下载PDF
基于ARM9的无线视频监控系统设计与实现 被引量:17
16
作者 赵春媛 李萌 +1 位作者 韩会山 刘福才 《计算机工程与设计》 CSCD 北大核心 2012年第2期529-534,共6页
为实现视频监控系统的便携性和可移动性,提出以ARM920T-S3C2440为中央处理器的嵌入式系统设计方案。对系统分别进行软硬件设计,硬件系统主要是设计外围硬件设备的原理图和PCB图,对制作的电路板焊接并调试,针对调试过程中出现问题给予解... 为实现视频监控系统的便携性和可移动性,提出以ARM920T-S3C2440为中央处理器的嵌入式系统设计方案。对系统分别进行软硬件设计,硬件系统主要是设计外围硬件设备的原理图和PCB图,对制作的电路板焊接并调试,针对调试过程中出现问题给予解决;软件系统中移植Linux操作系统并加载摄像头驱动程序。分别可以在Windows和Linux两个系统中实现视频监控,实验结果表明两种方案能实时实现视频的无线监控。 展开更多
关键词 高级复杂指令系统计算机 硬件 印制电路板 LINUX 视频监控
在线阅读 下载PDF
基于ARM9的视频监控系统设计 被引量:9
17
作者 曾明如 罗浩 +1 位作者 徐小勇 徐志敏 《计算机工程与设计》 北大核心 2015年第4期925-929,共5页
提出一种基于ARM9和GPRS网络的嵌入式安防报警系统。以S3C2440处理器作为控制核心,将摄像头采集的图像数据进行压缩,利用GSM模块向用户提供短信通知和彩信确认,用户根据情况发送命令,控制云台或者报警,实现对现场的实时监控。实验结果表... 提出一种基于ARM9和GPRS网络的嵌入式安防报警系统。以S3C2440处理器作为控制核心,将摄像头采集的图像数据进行压缩,利用GSM模块向用户提供短信通知和彩信确认,用户根据情况发送命令,控制云台或者报警,实现对现场的实时监控。实验结果表明,该系统图像采集稳定,监控效果良好,具有较好的应用前景。 展开更多
关键词 高级复杂指令系统计算机 通用分组无线业务 嵌入式系统 视频监控 全球移动通信系统 短信 彩信 云台
在线阅读 下载PDF
一种时间-数字转换NIM插件的研制 被引量:4
18
作者 林延畅 王小斌 +3 位作者 陈少敏 高原宁 姜春华 钱文斌 《核电子学与探测技术》 CAS CSCD 北大核心 2008年第1期68-71,共4页
介绍一种实现时间-数字转换(TDC)功能的单插宽NIM插件的研制。该TDC插件主要包括基于CPLD的13Bit双沿触发计数器与相关逻辑控制电路,基于高速比较器的NIM-TTL电平转换电路,基于ARM微处理器的读数与通讯控制电路,以及电源变换电路... 介绍一种实现时间-数字转换(TDC)功能的单插宽NIM插件的研制。该TDC插件主要包括基于CPLD的13Bit双沿触发计数器与相关逻辑控制电路,基于高速比较器的NIM-TTL电平转换电路,基于ARM微处理器的读数与通讯控制电路,以及电源变换电路等单元电路。它有两组输入端口,分别用于接收来自两个输入端或同一输入端上顺次到达的Start和Stop信号。采用50MHz基准时钟时,该插件的有效时间间隔测量范围为0-81.91bts,最小分辨率为10ns。初步参数测试结果,以及在“子寿命测量实验中的应用效果均表明,该TDC插件具有线性度好、电路简洁、可靠性高、功耗低,成本低,而且易于升级等特点。 展开更多
关键词 核仪器插件(NIM) 时间擞字转换(TDC) 双沿触发计数器 复杂可编程逻辑器件(CPLD) 高级精简指令处理器(ARM)
在线阅读 下载PDF
DSP主机接口在分布式电能质量监测仪中的应用 被引量:1
19
作者 张有兵 陈铨 翁国庆 《电力系统自动化》 EI CSCD 北大核心 2010年第11期105-108,共4页
提出在分布式电能质量监测仪中采用数字信号处理器(DSP)的主机接口(HPI)实现双CPU间的通信。整个电能质量监测系统采用高级精简指令集计算机(ARM,型号S3C2410X)和DSP(型号TMS320C6713)双CPU结构的总体设计方案。文中给出了HPI的硬件连接... 提出在分布式电能质量监测仪中采用数字信号处理器(DSP)的主机接口(HPI)实现双CPU间的通信。整个电能质量监测系统采用高级精简指令集计算机(ARM,型号S3C2410X)和DSP(型号TMS320C6713)双CPU结构的总体设计方案。文中给出了HPI的硬件连接图,介绍了在WinCE操作系统中编写HPI驱动程序的要点,给出了监测仪使用的HPI驱动程序的接口函数HPI_Init的流程图,以及驱动程序对S3C2410X相关寄存器的设置,最后介绍了影响HPI通信速度的因素和监测仪所采用的HPI通信规范。 展开更多
关键词 主机接口(HPI) 双CPU结构 WINCE操作系统 分布式电能质量监测仪 数字信号处理器(DSP) 高级精简指令计算机(ARM)
在线阅读 下载PDF
一种CPLD+ARM齿轮流量计变送器的设计 被引量:1
20
作者 徐巧玉 毛鹏 +1 位作者 王军委 朱佩 《河南科技大学学报(自然科学版)》 CAS 北大核心 2018年第4期16-21,共6页
为了有效地消除齿轮流量计的原始脉冲信号误差,提高其测量精度,设计了一种基于复杂可编程逻辑器件(CPLD)和高级精简指令集处理器(ARM)的齿轮流量计变送器。通过CPLD获取流量计脉冲信号的相位差,确定流体方向;采用状态比较法设计软件,进... 为了有效地消除齿轮流量计的原始脉冲信号误差,提高其测量精度,设计了一种基于复杂可编程逻辑器件(CPLD)和高级精简指令集处理器(ARM)的齿轮流量计变送器。通过CPLD获取流量计脉冲信号的相位差,确定流体方向;采用状态比较法设计软件,进行滤波整形,消除脉冲信号的原始误差,并输出方向电平与计数脉冲信号。以ARM为处理核心采集计数脉冲的个数和方向电平信号,将流量信号转换成标准信号并输出。实验结果表明:利用光耦和CPLD滤波能够有效减小流量计输出信号中的误差,减小后的误差在0.1%以内,适应不同黏度的液体。 展开更多
关键词 复杂可编程逻辑器件 高级精简指令处理器 光耦隔离 状态比较法
在线阅读 下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部