支持通用反汇编的处理器结构库设计与实现 被引量：2

1

作者 蒋烈辉 张媛媛 +1 位作者 刘铁铭 吴金波 《计算机工程与设计》 CSCD 北大核心 2006年第3期500-503,共4页

为了实现对多种不同型号的MCU、MPU和DSP的通用反汇编,通过分析汇编指令一般表达式与机器指令一般格式之间的关系,提出了一个能以统一格式表示多种不同型号处理器指令系统的通用指令模板。以此模板为基础,实现了一套可以全面管理处理器... 为了实现对多种不同型号的MCU、MPU和DSP的通用反汇编,通过分析汇编指令一般表达式与机器指令一般格式之间的关系,提出了一个能以统一格式表示多种不同型号处理器指令系统的通用指令模板。以此模板为基础,实现了一套可以全面管理处理器结构库的管理软件,为通用反汇编提供了可靠的依据和基础,而且大大缩短了处理器结构信息的录入时间。 展开更多

关键词 指令模板 通用 反汇编 处理器结构库 管理软件

在线阅读 下载PDF 职称材料

基于CPLD和多处理器结构的控制网络节点设计 被引量：1

2

作者 彭可 陈岚 +1 位作者 李仲阳 陈志盛 《计算机工程与应用》 CSCD 北大核心 2005年第23期209-212,共4页

节点是控制网络系统的基本构成单元。论文提出了一种基于CPLD和多处理器结构的控制网络节点设计方法。它能够提高单节点的并行处理能力,其模块化结构增强了节点的可靠性;不同处理器之间的连接形式可以通过VHDL等软件在线改变,使得节点... 节点是控制网络系统的基本构成单元。论文提出了一种基于CPLD和多处理器结构的控制网络节点设计方法。它能够提高单节点的并行处理能力,其模块化结构增强了节点的可靠性;不同处理器之间的连接形式可以通过VHDL等软件在线改变,使得节点柔性与扩展性提高。同时,其软件可按照不同处理器模块分步开发,软件结构也得以简化,有利于节点的调试。遵循该方法,成功开发出一种多功能LonWorks控制网络节点。 展开更多

关键词 控制网络节点 CPLD 多处理器结构 功能模块化 LONWORKS

在线阅读 下载PDF 职称材料

电极间隙对脉冲电场处理器杀菌效果的影响 被引量：2

3

作者 田野 樊文硕 +2 位作者 卢伟健 张冠军 常正实 《高电压技术》 EI CAS CSCD 北大核心 2024年第4期1760-1768,共9页

脉冲电场是新型非热杀菌技术,杀菌效率高、有效保留液体食品的营养成分,具有广阔的应用前景。电极间隙作为脉冲电场杀菌处理器的关键指标,决定处理器的电场分布和杀菌效果。为了获得最佳间隙参数,提升杀菌效果,为此设计了共场型脉冲电... 脉冲电场是新型非热杀菌技术,杀菌效率高、有效保留液体食品的营养成分,具有广阔的应用前景。电极间隙作为脉冲电场杀菌处理器的关键指标,决定处理器的电场分布和杀菌效果。为了获得最佳间隙参数,提升杀菌效果,为此设计了共场型脉冲电场处理器,电极间距分别为3、5和7 mm,针对固定电导率(等效鲜榨柚子汁电导率)的2种典型细菌(金黄色葡萄球菌和大肠杆菌)菌悬液,研究了脉冲电场的杀菌效果。研究发现,3 mm电极间距所能施加最大电压为18 kV,5、7 mm的可达30 kV;处理时间为120 s时,3种间隙的杀菌效率均可达99.99%。因此,综合考虑电源性能、设备能耗和处理能力,首选3 mm电极间距为处理器的应用参数。评估外施电压幅值对杀菌效果的影响,发现细菌存活量的下降趋势可根据其下降速率分为“慢-快-慢”3个阶段。结合菌悬液上清液蛋白质含量的上升趋势,充分说明了电穿孔应为脉冲电场的主要杀菌机制。 展开更多

关键词 脉冲电场杀菌 电极间隙 处理器结构 杀菌效果 电穿孔

在线阅读 下载PDF 职称材料

多核处理器的结构设计研究 被引量：24

4

作者 何军 王飙 《计算机工程》 CAS CSCD 北大核心 2007年第16期208-210,共3页

围绕如何进行多核处理器的结构设计,提高处理器性能这一问题,结合传统多处理机设计原理对多核处理器结构设计进行了研究,并对当前主要商业多核处理器进行了研究,揭示了其发展趋势,探索了未来多核处理器设计的发展方向。

关键词 多核处理器 ILP TLP 处理器结构

在线阅读 下载PDF 职称材料

一种类数据流驱动的分片式流处理器体系结构及其编程模型 被引量：1

5

作者 徐光 安虹 +4 位作者 许牧 刘谷 姚平 任永青 汪芳 《计算机研究与发展》 EI CSCD 北大核心 2010年第9期1643-1653,共11页

考虑到半导体工艺发展带来的线延迟问题,分布式、分片式的处理器结构变得很有吸引力.在传统流处理器中,流控制器发射的控制信号在传递时存在长线延迟问题.传统流处理器的运算簇由众多的功能部件组成,由于运算簇间的通信是集中控制的,运... 考虑到半导体工艺发展带来的线延迟问题,分布式、分片式的处理器结构变得很有吸引力.在传统流处理器中,流控制器发射的控制信号在传递时存在长线延迟问题.传统流处理器的运算簇由众多的功能部件组成,由于运算簇间的通信是集中控制的,运算簇间通信网络的线延迟可扩展性差.提出了一种分片式流处理器(TPA-PD)体系结构,它采用分布式的网络连接分片式的部件,避免了控制信号在传递过程中出现的长线延迟问题.在kernel级,TPA-PD使用类数据流的执行模型即显式数据流图执行,将指令间的依赖关系在指令中静态编码,把传统流处理器中运算簇间的集中通信变为动态发射、分布式的通信,利于结构扩展.解释了新的执行模型、指令集以及将流编程模型映射到新结构上.在时钟精确的模拟器上,实验分析了影响kernel级执行时间的软硬件因素,TPA-PD比传统流处理器在8个benchmark中平均获得了20%的加速比. 展开更多

关键词 线延迟 流处理器 分片式 类数据流驱动 处理器结构

在线阅读 下载PDF 职称材料

Feig快速DCT算法及其处理器的体系结构设计 被引量：3

6

作者 赵德斌 陈耀强 胡良校 《计算机研究与发展》 EI CSCD 北大核心 1998年第12期1124-1129,共6页

离散余弦变换 (discrete cosine transform )是 JPEG和 MPEG中的关键技术之一 .当前MPEG的普遍应用是在解码中使用 ,一个解码的例子是 VCD,IDCT是静止 /运动补偿帧解码的关键部分 .为了要得到较好的性能 ,IDCT通常被硬件逻辑实现而嵌入... 离散余弦变换 (discrete cosine transform )是 JPEG和 MPEG中的关键技术之一 .当前MPEG的普遍应用是在解码中使用 ,一个解码的例子是 VCD,IDCT是静止 /运动补偿帧解码的关键部分 .为了要得到较好的性能 ,IDCT通常被硬件逻辑实现而嵌入产品中 ,但该方法有一个缺陷 ,那就是 IDCT的硬件逻辑实现不能完成 MPEG所需要的其它功能 ,如音频解码 ,视频 /音频的比特流可变长度解码等等 .文中提出的 Feig快速 DCT算法的并行顺序指令流实现 IDCT的处理器体系结构就能满足 MPEG的上述要求 .该处理器与硬件逻辑实现相比使用较少的硬件资源 ,剩余的计算能力还可以用于音频解码及视频 展开更多

关键词 DCT 处理器体系结构 图象处理 图象压缩

在线阅读 下载PDF 职称材料

多核处理器的关键技术及其发展趋势 被引量：48

7

作者 黄国睿 张平 魏广博 《计算机工程与设计》 CSCD 北大核心 2009年第10期2414-2418,共5页

多核处理器以其高性能、低功耗优势正逐步取代传统的单处理器成为市场的主流。介绍了Hydra、Cell、RAW这3种典型的多核处理器结构,重点讨论了核心结构选择、存储结构设计、片上通信、低功耗、操作系统设计、软件应用开发等7个影响当前... 多核处理器以其高性能、低功耗优势正逐步取代传统的单处理器成为市场的主流。介绍了Hydra、Cell、RAW这3种典型的多核处理器结构,重点讨论了核心结构选择、存储结构设计、片上通信、低功耗、操作系统设计、软件应用开发等7个影响当前多核处理器发展的关键技术,最后得出多核处理器的未来将呈现众核、低功耗和异构结构3种发展趋势。 展开更多

关键词 多核处理器结构 存储结构 片上通信 低功耗 异构

在线阅读 下载PDF 职称材料

任意点存储器结构FFT处理器地址策略 被引量：4

8

作者 夏凯锋 周小平 吴斌 《北京理工大学学报》 EI CAS CSCD 北大核心 2017年第9期953-957,共5页

提出一种针对任意点数运算的并行地址无冲突的存储器结构的FFT处理器.该方法利用高基底的分解方法减少整体计算时钟周期,以及小基底互联的多路延迟交换结构降低计算引擎的复杂度.该方法可以将存储器结构FFT处理器中的几个重要特性如连... 提出一种针对任意点数运算的并行地址无冲突的存储器结构的FFT处理器.该方法利用高基底的分解方法减少整体计算时钟周期,以及小基底互联的多路延迟交换结构降低计算引擎的复杂度.该方法可以将存储器结构FFT处理器中的几个重要特性如连续帧处理模式,多点数计算和并行无地址冲突等特点集成在一起.另外,素因子FFT算法也被运用到该处理器当中用以降低乘法器个数和蝶形因子存储,以及满足任意点数的计算需求.设计了一种统一的基-2,3,4,5的Winograd算法的蝶形计算单元用以降低计算复杂度.实验仿真结果表明,本FFT处理器在122.88MHz工作频率下功耗只有40.8mW,非常适合LTE系统的应用. 展开更多

关键词 并行地址无冲突 存储器结构FFT处理器 素因子算法 Winograd算法

在线阅读 下载PDF 职称材料

流体系结构密码处理器存储系统的研究与设计 被引量：2

9

作者 朱玉飞 戴紫彬 +1 位作者 徐进辉 李功丽 《电子学报》 EI CAS CSCD 北大核心 2017年第12期2957-2964,共8页

以信息安全设备的密码应用需求为基础,融合流体系结构处理器基本架构,设计出流体系结构密码处理器.文章主要研究和设计影响该处理器性能的瓶颈——流存储系统.此系统针对专用密码处理器的存储特点,并采用可配置化设计,满足密码应用对处... 以信息安全设备的密码应用需求为基础,融合流体系结构处理器基本架构,设计出流体系结构密码处理器.文章主要研究和设计影响该处理器性能的瓶颈——流存储系统.此系统针对专用密码处理器的存储特点,并采用可配置化设计,满足密码应用对处理器存储系统灵活高效的要求.同时,该设计将层次化-分布-分体式存储、多数据通道流水并行化访存、流访存调度策略相结合,优化存储系统的访存效率,以提高该处理器的整体性能.研究结果表明,相比于典型密码处理器的存储设计,该设计的访存效率最高可提升约6倍. 展开更多

关键词 密码处理器 流体系结构处理器 流存储系统 可配置

在线阅读 下载PDF 职称材料

面向处理器微体系结构评估的高通量MicroBenchmark研究

10

作者 薛瑞 苗福涛 +2 位作者 叶笑春 孙凝晖 徐文星 《计算机研究与发展》 EI CSCD 北大核心 2018年第7期1569-1583,共15页

基准测试程序是评估处理器微体系结构设计的重要手段,然而当前的基准测试程序无法有效全面地评估面向高通量应用的处理器微体系结构的设计.基于此,针对高通量应用的特征,提出了用于评估面向高通量应用的处理器微体系结构设计的基准测试... 基准测试程序是评估处理器微体系结构设计的重要手段,然而当前的基准测试程序无法有效全面地评估面向高通量应用的处理器微体系结构的设计.基于此,针对高通量应用的特征,提出了用于评估面向高通量应用的处理器微体系结构设计的基准测试程序——HTC-MicroBench.首先,提出一种基于应用特征的高通量应用分类方法,并基于此分类方法对高通量应用中的Workload进行分类.其次,针对高通量应用的特征,提出了一种基于线程的作业处理节点并行化模型,基于此模型完成了HTCMicroBench的设计和实现.最后,从作业并发性、作业之间的耦合性和Cache使用效率等指标对HTCMicroBench进行实验评估;并基于HTC-MicroBench对TILE-Gx和Xeon两种处理器的并行加速能力做了评估,高并发、低耦合和由Workload特征所体现出的不同Cache命中率的评估结果说明了HTCMicroBench能够准确刻画高通量应用的特征,并对面向高通量应用的处理器微体系结构的设计进行有效的测评. 展开更多

关键词 高通量应用 处理器微体系结构设计 基准测试程序 并行化 Pthread模型

在线阅读 下载PDF 职称材料

任意2^k点存储器结构傅里叶处理器

11

作者 夏凯锋 周小平 吴斌 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2016年第11期2239-2244,共6页

针对任意,点数快速傳里叶变换（FFT）运算,设计并实现一种拥有并行地址无冲突策略的存储器结构FFT处理器.该策略可以支持原位回存,连续帧计算模式,可变多种点数和任意,长度的FFT运算.通过这种地址策略,FFT处理器所能达到的吞吐率由每一... 针对任意,点数快速傳里叶变换（FFT）运算,设计并实现一种拥有并行地址无冲突策略的存储器结构FFT处理器.该策略可以支持原位回存,连续帧计算模式,可变多种点数和任意,长度的FFT运算.通过这种地址策略,FFT处理器所能达到的吞吐率由每一级抽取时的限制条件集合个数所决定.因此这种地址策略可以通过改变计算单元基底和调整计算单元并行度的方式可控地调整吞吐率.为了验证本地址策略的可行性,设计一款应用于长期演进（LTE）系统的128-2048点的可配置FFT处理器.处理器采用中芯国际55nmCMOS工艺实现,在122.88MHzX作频率下内核面积为0.615mm^2,功耗为32.4mW.FFT处理器的ASIC结果表明所提策略具有优秀的计算长度灵活性,硬件效率,可以支持任意,长度的FFT计算. 展开更多

关键词 并行地址无冲突 存连续帧处理 原位回存 存储器结构FFT处理器

在线阅读 下载PDF 职称材料

多核处理器发展趋势及关键技术 被引量：17

12

作者 周楠 胡娟 胡海明 《计算机工程与设计》 北大核心 2018年第2期393-399,467,共8页

由处理器从单核向多核发展及多核处理器从同构向异构发展两个角度,分析处理器的发展历程,阐述导致处理器从单核向多核发展的两个关键问题。通过对同构多核处理器与异构多核处理器的结构特征、性能特点和典型代表的分析,总结处理器向异... 由处理器从单核向多核发展及多核处理器从同构向异构发展两个角度,分析处理器的发展历程,阐述导致处理器从单核向多核发展的两个关键问题。通过对同构多核处理器与异构多核处理器的结构特征、性能特点和典型代表的分析,总结处理器向异构多核的方向发展的趋势;对多核处理器核间通信、任务调度、Cache一致性、核间同步与互斥、核间中断处理机制这五大关键技术进行分析;提出当前多核处理器技术面临的三大问题。 展开更多

关键词 多核处理器结构 异构 核间通信 任务调度 低功耗

在线阅读 下载PDF 职称材料

面向HPC的高性能微处理器研究进展 被引量：1

13

作者 王耀华 郭阳 《计算机工程与科学》 CSCD 北大核心 2020年第10期1742-1748,共7页

高性能计算HPC以其强大的计算能力成为关系国计民生的重要技术。作为高性能计算系统算力源泉的高性能微处理器,更是当前各国竞相争夺的技术高地,是高性能计算领域优势和实力的决定性技术。基于这一背景,以NVIDIA、Intel和AMD等主流处理... 高性能计算HPC以其强大的计算能力成为关系国计民生的重要技术。作为高性能计算系统算力源泉的高性能微处理器,更是当前各国竞相争夺的技术高地,是高性能计算领域优势和实力的决定性技术。基于这一背景,以NVIDIA、Intel和AMD等主流处理器厂商面向HPC的高性能处理器架构为主要目标,从计算资源的组织方式、存储子系统设计和核间互连技术等3个关键方面展开了研究与分析,在此基础上对当前高性能微处理器的主流技术进行了总结和展望。本文的分析和结论能够为未来面向HPC的微处理器研究提供有益的参考。 展开更多

关键词 高性能计算 处理器体系结构 存储子系统 编程模型

在线阅读 下载PDF 职称材料

一种缓存数据流信息的处理器前端设计 被引量：1

14

作者 刘炳涛 王达 +3 位作者 叶笑春 张浩 范东睿 张志敏 《计算机研究与发展》 EI CSCD 北大核心 2016年第6期1221-1237,共17页

为了能够同时发掘程序的线程级并行性和指令级并行性,动态多核技术通过将数个小核重构为一个较强的虚拟核来适应程序多样的需求.通常这种虚拟核性能弱于占有等量芯片资源的原生核,一个重要的原因就是取指、译码和重命名等流水线的前端... 为了能够同时发掘程序的线程级并行性和指令级并行性,动态多核技术通过将数个小核重构为一个较强的虚拟核来适应程序多样的需求.通常这种虚拟核性能弱于占有等量芯片资源的原生核,一个重要的原因就是取指、译码和重命名等流水线的前端各阶段具有串行处理的特征较难经重构后协同工作.为解决此问题,提出了新的前端结构——数据流缓存,并给出与之配合的向量重命名机制.数据流缓存利用程序的数据流局部性,存储并重用指令基本块内的数据依赖等信息.处理器核利用数据流缓存能更好地发掘程序的指令级并行性并降低分支预测错误的惩罚,而动态多核技术中的虚拟核通过使用数据流缓存旁路传统的流水线前端各阶段,其前端难协同工作的问题得以解决.对SPEC CPU2006中程序的实验证明了数据流缓存能够以有限代价覆盖大部分程序超过90%的动态指令,然后分析了添加数据流缓存对流水线性能的影响.实验证明,在前端宽度为4条指令、指令窗口容量为512的配置下,采用数据流缓存的虚拟核性能平均提升9.4%,某些程序性能提升高达28%. 展开更多

关键词 处理器微结构 指令缓存 数据流 指令重命名 数据流局部性

在线阅读 下载PDF 职称材料

大点数FFT的多DSPs并行处理算法及实现 被引量：9

15

作者 刘莉 高梅国 +1 位作者 周闰 王飞 《系统工程与电子技术》 EI CSCD 北大核心 2003年第10期1193-1196,共4页

在FFT变体的基础上 ,提出一种新的并行算法 :先将数据在几片DSPs上并行地进行前几级蝶型运算 ,然后将结果汇总到另一片DSPs进行后几级蝶型运算 ,以实现大点数的FFT。该算法便于流水处理 ,只有一次简单的数据通讯 ,而且旋转因子规律简单... 在FFT变体的基础上 ,提出一种新的并行算法 :先将数据在几片DSPs上并行地进行前几级蝶型运算 ,然后将结果汇总到另一片DSPs进行后几级蝶型运算 ,以实现大点数的FFT。该算法便于流水处理 ,只有一次简单的数据通讯 ,而且旋转因子规律简单易于将大点数FFT拆分成小点数FFT。应用该算法在多DSPs系统上 (5片TI公司的高速DSP芯片 :1片C6 2 0 2和 4片C6 70 1)实现 2 5 6K点复数FFT只需用 4 9ms,说明该算法有并行度高和易于实现的特点。 展开更多

关键词 多处理器结构 并行算法 信号处理

在线阅读 下载PDF 职称材料

龙芯1号微处理机性能模拟器 被引量：1

16

作者 张仕健 张福新 唐志敏 《小型微型计算机系统》 CSCD 北大核心 2006年第12期2317-2320,共4页

性能模拟器是现代微处理器结构设计过程中性能评估的重要工具.它要求灵活性好、运行速度快和准确度高,然而,实现这样一个模拟器除了工作量大之外,还需要相当的设计技巧.通过改造SimpleScalar的sim-outorder,开发了一个针对龙芯1号微处... 性能模拟器是现代微处理器结构设计过程中性能评估的重要工具.它要求灵活性好、运行速度快和准确度高,然而,实现这样一个模拟器除了工作量大之外,还需要相当的设计技巧.通过改造SimpleScalar的sim-outorder,开发了一个针对龙芯1号微处理器结构的性能模拟器,既减小了开发的工作量,又实现了灵活性、速度及准确度三者之间的平衡.实验数据表明,该性能模拟器平均运行速度在200KIPS以上,IPC平均偏差在10%以内. 展开更多

关键词 性能模拟器 性能评估 微处理器结构

在线阅读 下载PDF 职称材料

气象参数采集及数据处理系统设计 被引量：4

17

作者 时强 施云波 郭建英 《电子测量技术》 2008年第1期166-168,172,共4页

针对气象部门人工采集气象参数存在的问题,文中设计了具有自动采集、发送相互独立的双处理器结构及无线传输数据的气象监测系统,实现了数据采集的连续性及上位机对下位机实时控制。分析了系统的软硬件结构,并基于Delphi平台开发了控制... 针对气象部门人工采集气象参数存在的问题,文中设计了具有自动采集、发送相互独立的双处理器结构及无线传输数据的气象监测系统,实现了数据采集的连续性及上位机对下位机实时控制。分析了系统的软硬件结构,并基于Delphi平台开发了控制与采集及其数据管理软件。标定实验数据表明该系统采集数据误差小、抗干扰性高,数据采集精度控制在5%之内,能够满足实际应用要求。 展开更多

关键词 无线数据传输 双处理器结构 气象参数 双端口RAM

在线阅读 下载PDF 职称材料

支持SMT的微结构模拟器实现与应用

18

作者 陈伟健 郭勇 +1 位作者 朱英 尹飞 《计算机工程》 CAS CSCD 北大核心 2016年第12期60-65,72,共7页

某国产处理器微结构模拟器(MASim)无法支持同时多线程(SMT)技术,难以满足研究与工程需求。为此,提出一种新的微结构模拟器。将MASim和SMT技术相结合,从架构模拟、仿真速度、仿真精度与灵活可控等方面采用模块化和队列优化等技术进行设... 某国产处理器微结构模拟器(MASim)无法支持同时多线程(SMT)技术,难以满足研究与工程需求。为此,提出一种新的微结构模拟器。将MASim和SMT技术相结合,从架构模拟、仿真速度、仿真精度与灵活可控等方面采用模块化和队列优化等技术进行设计与实现。实验结果表明,该模拟器的仿真精度、仿真速度与原有的单线程微结构模拟器基本相当,SMT技术对该系列国产处理器具有性能提升作用,每时钟周期执行指令数平均提升29.61%。 展开更多

关键词 国产处理器 结构模拟器 处理器微结构 处理器验证 同时多线程 线程级并行

在线阅读 下载PDF 职称材料

嵌入式组态软件脚本解释虚拟机的设计 被引量：1

19

作者 廖义奎 李智 +2 位作者 李为民 韦卫星 韦方海 《计算机工程与设计》 CSCD 北大核心 2012年第2期830-836,共7页

为了增强嵌入式组态软件的功能,引入一种类似于C语言的脚本。设计一个编译器把该脚本编译成中间代码,采用中间代码的优点是可提高程序运行的速度,也减小了脚本解释程序的设计难度。提出一种仿微处理器结构的脚本虚拟机设计方案,在运行... 为了增强嵌入式组态软件的功能,引入一种类似于C语言的脚本。设计一个编译器把该脚本编译成中间代码,采用中间代码的优点是可提高程序运行的速度,也减小了脚本解释程序的设计难度。提出一种仿微处理器结构的脚本虚拟机设计方案,在运行时对中间代码进行解释。虚拟机主要由程序存储器、指令译码器、运算器、程序计数器、控制器以及动态容器组成,其中动态容器的设计是关键,它具有可动态分配内存、自动释放内存等优点,适合于嵌入式操作系统下运行。实验与测试结果表明,该脚本解释虚拟机可满足嵌入式组态软件设计的要求。 展开更多

关键词 嵌入式组态软件 脚本解释 虚拟机 中间代码 仿微处理器结构

在线阅读 下载PDF 职称材料

基于人工智能技术的图书馆书目协同推荐系统 被引量：4

20

作者 曹意 《现代电子技术》 北大核心 2020年第15期168-170,174,共4页

针对传统的图书馆书目协同推荐系统随着用户数量的增加,返回推荐结果所需时间较多,为此,设计基于人工智能技术的图书馆书目协同推荐系统。选用16位宽的处理器处理多种数据,在其内部安装微型存储器,方便数据的输入和输出。引用人工智能... 针对传统的图书馆书目协同推荐系统随着用户数量的增加,返回推荐结果所需时间较多,为此,设计基于人工智能技术的图书馆书目协同推荐系统。选用16位宽的处理器处理多种数据,在其内部安装微型存储器,方便数据的输入和输出。引用人工智能技术训练书目数据集,利用迭代函数通过多次迭代获得最优推荐集合,利用程序代码将结果发布在系统的表现层中实现书目协同推荐。结合硬件设计和软件设计完成图书馆书目推荐系统设计。测试结果表明,在相同的测试环境下,与传统的两种推荐系统相比,人工智能技术的图书馆书目协同推荐系统返回推荐结果所需时间得到了缩减,说明该系统更适合应用在图书馆书目协同推荐中。 展开更多

关键词 图书馆 协同过滤 书目推荐 训练数据集 迭代函数 处理器结构 系统设计

在线阅读 下载PDF 职称材料