数字信号处理器(DSP)结构设计及发展趋势 被引量：10

1

作者 沈戈 高德远 樊晓桠 《计算机工程与应用》 CSCD 北大核心 2003年第7期4-6,39,共4页

高速信息化的时代需要更高性能的数字信号处理器(DSP),以满足网络通信和3G移动通信等方面的要求。该文分析了早期DSP处理器的结构特点和当今最先进的体系结构,结合应用背景着重探讨了不同DSP体系结构和它们各自的优势和劣势,在研究了数... 高速信息化的时代需要更高性能的数字信号处理器(DSP),以满足网络通信和3G移动通信等方面的要求。该文分析了早期DSP处理器的结构特点和当今最先进的体系结构,结合应用背景着重探讨了不同DSP体系结构和它们各自的优势和劣势,在研究了数字信号处理新应用领域的特点后,根据今后的半导体制造工艺和微处理器体系结构设计的发展,指出了DSP处理器在微结构设计方面的发展趋势。 展开更多

关键词 数字信号处理器 编译器 结构设计 DSP 微处理器 体系结构

在线阅读 下载PDF 职称材料

面向处理器微体系结构评估的高通量MicroBenchmark研究

2

作者 薛瑞 苗福涛 +2 位作者 叶笑春 孙凝晖 徐文星 《计算机研究与发展》 EI CSCD 北大核心 2018年第7期1569-1583,共15页

基准测试程序是评估处理器微体系结构设计的重要手段,然而当前的基准测试程序无法有效全面地评估面向高通量应用的处理器微体系结构的设计.基于此,针对高通量应用的特征,提出了用于评估面向高通量应用的处理器微体系结构设计的基准测试... 基准测试程序是评估处理器微体系结构设计的重要手段,然而当前的基准测试程序无法有效全面地评估面向高通量应用的处理器微体系结构的设计.基于此,针对高通量应用的特征,提出了用于评估面向高通量应用的处理器微体系结构设计的基准测试程序——HTC-MicroBench.首先,提出一种基于应用特征的高通量应用分类方法,并基于此分类方法对高通量应用中的Workload进行分类.其次,针对高通量应用的特征,提出了一种基于线程的作业处理节点并行化模型,基于此模型完成了HTCMicroBench的设计和实现.最后,从作业并发性、作业之间的耦合性和Cache使用效率等指标对HTCMicroBench进行实验评估;并基于HTC-MicroBench对TILE-Gx和Xeon两种处理器的并行加速能力做了评估,高并发、低耦合和由Workload特征所体现出的不同Cache命中率的评估结果说明了HTCMicroBench能够准确刻画高通量应用的特征,并对面向高通量应用的处理器微体系结构的设计进行有效的测评. 展开更多

关键词 高通量应用 处理器微体系结构设计 基准测试程序 并行化 Pthread模型

在线阅读 下载PDF 职称材料

处理器数据预取器安全研究综述

3

作者 刘畅 黄祺霖 +4 位作者 刘煜川 林世鸿 秦中元 陈立全 吕勇强 《电子与信息学报》 北大核心 2025年第9期3038-3056,共19页

数据预取器是现代处理器用于提高性能的重要微架构组件。然而,由于在设计之初缺乏系统性的安全评估与考量,主流商用处理器中的预取器近年来被揭示出存在严重安全隐患,已被用于针对浏览器、操作系统和可信执行环境的侧信道攻击。面对这... 数据预取器是现代处理器用于提高性能的重要微架构组件。然而,由于在设计之初缺乏系统性的安全评估与考量,主流商用处理器中的预取器近年来被揭示出存在严重安全隐患,已被用于针对浏览器、操作系统和可信执行环境的侧信道攻击。面对这类新型微架构攻击,处理器安全研究亟需解决以下关键问题:如何系统性地分析攻击方法,全面认识预取器潜在风险,量化评估预取器安全程度,从而设计更加安全的数据预取器。为解决这些问题,该文系统调研了商用处理器中已知预取器设计及相关侧信道攻击,通过提取内存访问模式,为7种预取器建立行为模型,并基于此为20种侧信道攻击建立攻击模型,系统整理了各类攻击的触发条件和泄露信息,并分析可能存在的其他攻击方法。在此基础上,该文提出1套包含3个维度和24个指标的安全性评估体系,为数据预取器的安全性提供全面量化评估。最后,该文深入探讨了防御策略、安全预取器设计思路及未来研究方向。作为首篇聚焦于商用处理器数据预取器安全问题的综述性文章,该文有助于深入了解数据预取器面临的安全挑战,推动预取器的安全性量化评估体系构建,从而为设计更加安全的数据预取器提供指导。 展开更多

关键词 计算机体系结构 处理器 数据预取器 微架构安全 侧信道攻击

在线阅读 下载PDF 职称材料

高性能微处理器微体系结构级功耗模型及分析 被引量：5

4

作者 王永文 张民选 《计算机学报》 EI CSCD 北大核心 2004年第10期1320-1327,共8页

基于Itanium 2微处理器体系结构提出单时钟和多时钟域两种基准模型 ;对处理器的电路级特性进行微体系结构级抽象 ,建立了参数化的峰值功耗估算模型 ;提出事件调度算法 ,实现了多时钟域处理器系统的行为级模拟 ;以IMPACT工具集作为模拟... 基于Itanium 2微处理器体系结构提出单时钟和多时钟域两种基准模型 ;对处理器的电路级特性进行微体系结构级抽象 ,建立了参数化的峰值功耗估算模型 ;提出事件调度算法 ,实现了多时钟域处理器系统的行为级模拟 ;以IMPACT工具集作为模拟引擎实现了处理器的动态功耗模拟模型 .与其它同类模型Wattch相比 ,该模型能够支持多时钟系统的模拟 ,峰值功耗估算精度高了约 3% ,而模拟速度提高了 4 2 % .通过实验说明了多时钟域的功耗特性 ,在一种多电压和频率环境下 ,多时钟域处理器的功耗和能量分别降低了 2 1%和 38% .该模型可以很好地应用到体系结构级低功耗研究设计 . 展开更多

关键词 微处理器 微体系结构 功耗模型 模拟器 低功耗设计

在线阅读 下载PDF 职称材料

高性能微处理器的微体系结构能量有效性 被引量：2

5

作者 易会战 杨学军 《计算机学报》 EI CSCD 北大核心 2004年第7期874-880,共7页

降低处理器的能量消耗 ,提高能量使用的有效性是高性能微处理器进一步发展的关键问题 .传统的依靠工艺改进降低功耗的方法已经不能满足功耗增长的要求 .线路层、门层等低层能量优化方法已经得到广泛研究 .更高层次的微体系结构层、编译... 降低处理器的能量消耗 ,提高能量使用的有效性是高性能微处理器进一步发展的关键问题 .传统的依靠工艺改进降低功耗的方法已经不能满足功耗增长的要求 .线路层、门层等低层能量优化方法已经得到广泛研究 .更高层次的微体系结构层、编译层和应用层的优化是更有效的优化方法 ,但是现在一直缺乏很好的比较微体系结构能量有效性的尺度 .该文给出了比较微体系结构能量有效性的方法 ,提出微体系结构能量有效性尺度Metricarch.作者使用该尺度对高性能微处理器的微体系结构能量有效性进行了研究 ,对最新的高性能微体系结构的能量有效性进行了比较分析 ,进而 ,得出结论 :现代微处理器的微体系结构能量有效性呈现下降趋势 ,当前系统能量有效性发展主要还是来自于工艺水平的提高 ,能量有效性高的微体系结构代表了高性能微处理器发展的方向 . 展开更多

关键词 高性能微处理器 微体系结构 能量有效性尺度

在线阅读 下载PDF 职称材料

网络处理器体系结构的比较与分析 被引量：4

6

作者 王圣 苏金树 邓宇 《计算机工程》 CAS CSCD 北大核心 2003年第17期53-54,57,共3页

网络处理器作为路由器设计的关键部分，不仅具有ASIC的功能，同时有着通用CPU的编程能力，在速度与可编程方面均有着优良的性能。该文主要阐述IBM NP4GS3与Intel IXP 1200两款网络处理器的体系结构，并对网络处理器的总线设计、微引擎... 网络处理器作为路由器设计的关键部分，不仅具有ASIC的功能，同时有着通用CPU的编程能力，在速度与可编程方面均有着优良的性能。该文主要阐述IBM NP4GS3与Intel IXP 1200两款网络处理器的体系结构，并对网络处理器的总线设计、微引擎机制、存储器设计等关键部分加以比较分析，为设计网络处理器提供参考。 展开更多

关键词 网络处理器 体系结构 总线 微引擎 存储器

在线阅读 下载PDF 职称材料

一种可扩展的并行处理器模型设计及性能评估 被引量：6

7

作者 陈鹏 袁雅婧 +1 位作者 桑红石 张天序 《航空兵器》 2011年第5期56-61,共6页

开发和设计并行处理器是一种有效提高图像处理速度的方法。本文分析了国内外近年来各种并行处理器的发展状况,提出了一种可扩展的面向图像处理的并行处理器架构(EPIP)和专用指令集。该架构复用多个流处理单元(SP)以单指令多数据流方式... 开发和设计并行处理器是一种有效提高图像处理速度的方法。本文分析了国内外近年来各种并行处理器的发展状况,提出了一种可扩展的面向图像处理的并行处理器架构(EPIP)和专用指令集。该架构复用多个流处理单元(SP)以单指令多数据流方式组织充分实现了数据级并行。单个流处理单元内采用超长指令字(VLIW)技术和并行多线程技术(SMT)分别实现指令级并行和任务级并行。专用指令集支持对私有寄存器和共享寄存器的混合寻址。利用SystemVerilog对该架构进行时钟精确建模,并将常见图像处理算法在该结构上进行了映射。最后给出了EPIP初步的性能评估结果。 展开更多

关键词 并行处理器 图像处理 微体系结构 SYSTEMVERILOG 仿真模型

在线阅读 下载PDF 职称材料

x86处理器向量条件访存指令安全脆弱性分析

8

作者 李丹萍 朱子元 +1 位作者 史岗 孟丹 《计算机学报》 EI CAS CSCD 北大核心 2024年第3期525-543,共19页

单指令多数据流(Single Instruction stream,Multiple Data streams,SIMD)是一种利用数据级并行提高处理器性能的技术,旨在利用多个处理器并行执行同一条指令增加数据处理的吞吐量.随着大数据、人工智能等技术的兴起,人们对数据并行化... 单指令多数据流(Single Instruction stream,Multiple Data streams,SIMD)是一种利用数据级并行提高处理器性能的技术,旨在利用多个处理器并行执行同一条指令增加数据处理的吞吐量.随着大数据、人工智能等技术的兴起,人们对数据并行化处理的需求不断提高,这使得SIMD技术愈发重要.为了支持SIMD技术,Intel和AMD等x86处理器厂商从1996年开始在其处理器中陆续引入了MMX(MultiMedia Extensions)、SSE(Streaming SIMD Extensions)、AVX(Advanced Vector eXtensions)等SIMD指令集扩展.通过调用SIMD指令,程序员能够无需理解SIMD技术的硬件层实现细节就方便地使用它的功能.然而,随着熔断、幽灵等处理器硬件漏洞的发现,人们逐渐认识到并行优化技术是一柄双刃剑,它在提高性能的同时也能带来安全风险.本文聚焦于x86 SIMD指令集扩展中的VMASKMOV指令,对它的安全脆弱性进行了分析.本文的主要贡献如下:(1)利用时间戳计数器等技术对VMASKMOV指令进行了微架构逆向工程,首次发现VMASKMOV指令与内存页管理和CPU Fill Buffer等安全风险的相关性;(2)披露了一个新的处理器漏洞EvilMask,它广泛存在于Intel和AMD处理器上,并提出了3个EvilMask攻击原语:VMASKMOVL+Time(MAP)、VMASKMOVS+Time(XD)和VMASKMOVL+MDS,可用于实施去地址空间布局随机化攻击和进程数据窃取攻击;(3)给出了2个EvilMask概念验证示例(Proof-of-Concept,PoC)验证了EvilMask对真实世界的信息安全危害;(4)讨论了针对EvilMask的防御方案,指出最根本的解决方法是在硬件层面上重新实现VMASKMOV指令,并给出了初步的实现方案. 展开更多

关键词 处理器安全 单指令多数据流(SIMD) 微体系结构侧信道攻击 VMASKMOV指令 地址空间布局随机化(ASLR)

在线阅读 下载PDF 职称材料

嵌入式RISC-V乱序执行处理器的研究与设计 被引量：8

9

作者 李雨倩 焦继业 +1 位作者 刘有耀 郝振和 《计算机工程》 CAS CSCD 北大核心 2021年第2期261-267,284,共8页

为满足嵌入式设备小面积高性能的需求,设计一种基于开源RISC-V指令集的32位可综合乱序处理器。处理器包括分支预测、相关性处理等关键技术,支持RISC-V基本整数运算、乘除法以及压缩指令集。采用具有顺序单发射、乱序执行、乱序写回等特... 为满足嵌入式设备小面积高性能的需求,设计一种基于开源RISC-V指令集的32位可综合乱序处理器。处理器包括分支预测、相关性处理等关键技术,支持RISC-V基本整数运算、乘除法以及压缩指令集。采用具有顺序单发射、乱序执行、乱序写回等特性的三级流水线结构,运用哈佛体系结构及AHB总线协议,可满足并行访问指令与数据的需求。在Artix-7(XC7A35T-L1CSG324I)FPGA开发板上以50MHz时钟频率完成功能验证,测试功耗为7.9mW。实验结果表明,在SMIC110nm的ASIC技术节点上进行综合分析,并在同等条件下与ARM CortexM3等处理器进行对比,该系统面积减少64%,功耗降低0.57mW,可用于小面积低功耗的嵌入式领域。 展开更多

关键词 RISC-V指令集 嵌入式应用 乱序处理器 微体系结构 三级流水线

在线阅读 下载PDF 职称材料

处理器分支预测攻击研究综述 被引量：7

10

作者 刘畅 杨毅 +5 位作者 李昊儒 邱朋飞 吕勇强 王海霞 鞠大鹏 汪东升 《计算机学报》 EI CAS CSCD 北大核心 2022年第12期2475-2509,共35页

分支预测器是现代处理器的重要微架构组件,它可有效缓解流水线的控制流冒险问题,提升处理器性能.然而,尽管分支预测器的设计越发先进,设计细节也不被处理器厂商公开,但基于分支预测器的分支预测机制存在的安全问题仍不断被研究人员曝光... 分支预测器是现代处理器的重要微架构组件,它可有效缓解流水线的控制流冒险问题,提升处理器性能.然而,尽管分支预测器的设计越发先进,设计细节也不被处理器厂商公开,但基于分支预测器的分支预测机制存在的安全问题仍不断被研究人员曝光.利用分支预测机制,攻击者能构建侧信道或隐藏通道,从而绕过软硬件的安全边界检查.在著名的Spectre攻击中,分支预测器还被用来构建瞬态执行窗口,这打破了被错误预测并执行的指令对软件程序员完全透明的错误安全假设.Spectre攻击曝光后,分支预测的安全问题越来越受到重视,相关的攻击变种与防御措施成为学术界和工业界共同关注的课题.本文从分支预测器的设计角度出发,从已公开和被研究人员逆向工程出的分支预测器设计中总结了分支预测器的工作机制,然后按分支预测器填充方式、分支预测器索引方式和分支预测利用过程等特征对现有的分支预测攻击进行归纳和整理,并总结了这些攻击的攻击模型,包括攻击场景与攻击链.随后,本文结合Intel、AMD和ARM等主流商用处理器的典型微体系结构,从攻击模型深入分析了各分支预测攻击的关联性、创新点和可行性,并提出一种评价分支预测类瞬态执行攻击可行性的理论方法.最后,本文讨论了分支预测攻击未来的研究趋势、相关的防御策略以及安全分支预测器设计等诸多问题. 展开更多

关键词 分支预测 处理器安全 计算机微体系结构 侧信道 瞬态执行

在线阅读 下载PDF 职称材料

乱序超标量处理器核的性能分析与优化 被引量：2

11

作者 孙彩霞 隋兵才 +4 位作者 王蕾 王永文 黄立波 李文哲 王俊辉 《国防科技大学学报》 EI CAS CSCD 北大核心 2016年第5期14-19,共6页

随着处理器微体系结构日益复杂,性能分析在处理器研制过程中的作用越来越重要。常用的性能分析方法是建立性能模型,该方法主要用于研制初期的设计空间探索,如果用于微体系结构级的分析和优化,速度和精度都会成为限制因素。因此,提出一... 随着处理器微体系结构日益复杂,性能分析在处理器研制过程中的作用越来越重要。常用的性能分析方法是建立性能模型,该方法主要用于研制初期的设计空间探索,如果用于微体系结构级的分析和优化,速度和精度都会成为限制因素。因此,提出一种基于计数器的性能分析方法,该方法以项目组已经完成的一款处理器核的硬件实现代码为基础,在处理器核外部添加一个专用性能监测单元,收集微体系结构分析和优化需要的各种事件,并通过结果分析器对统计的事件进行分析,得到微体系结构实现的性能受限因素。采用此方法,在现场可编程门阵列原型系统上对SPEC CPU2000测试程序运行时的性能受限因素进行分析,并根据分析结果采取相应的优化措施,优化后的处理器核性能得到了明显提升。 展开更多

关键词 性能分析 计数器 处理器核 微体系结构

在线阅读 下载PDF 职称材料

EDSMT微体系结构研究 被引量：3

12

作者 蒋江 邢座程 张民选 《计算机工程与科学》 CSCD 2005年第4期87-91,共5页

本文提出了一种多线程微处理器微体系结构EDSMT。EDSMT有效结合显示并行指令计算 EPIC和动态同时多线程DSMT技术,通过软、硬件协同的方式充分开发和有效支持多个层次的并行性。EDSMT能够降低硬件设计的复杂性,提高微处理器性能。

关键词 微处理器 EDSMT 微体系结构 多线程处理器

在线阅读 下载PDF 职称材料

周期级精确的微体系结构模拟器开发环境

13

作者 王沁 王磊 罗新强 《系统仿真学报》 CAS CSCD 北大核心 2012年第11期2264-2270,共7页

为了提高开发高精度微体系结构模拟器的效率,设计了一种微体系结构模拟器开发环境uArch IDE。uArch IDE对处理器中的信号传递以及执行块进行抽象,通过调度算法模拟处理器硬件的并行行为。uArch IDE将模拟算法与用户自定义微体系结构相... 为了提高开发高精度微体系结构模拟器的效率,设计了一种微体系结构模拟器开发环境uArch IDE。uArch IDE对处理器中的信号传递以及执行块进行抽象,通过调度算法模拟处理器硬件的并行行为。uArch IDE将模拟算法与用户自定义微体系结构相互独立使得开发环境与体系结构无关,并通过分析模拟器运行特征优化了在uArch IDE中开发的模拟器的执行效率。以MIPS 32处理器作为测试用例,uArch IDE生成的模拟器与Verilog建立的前仿模型进行比较,模拟器在模拟精度上达到周期级准确,模拟速度是后者的123倍。 展开更多

关键词 微体系结构模拟器 周期级精确 可重构 微处理器计算模型

在线阅读 下载PDF 职称材料

一种优化的众核处理器核级冗余拓扑重构算法 被引量：1

14

作者 杨力 覃志东 +1 位作者 肖芳雄 王绍宇 《计算机工程》 CAS CSCD 北大核心 2015年第5期50-55,共6页

现有的行波列借拓扑重构算法是基于分级优化思想,把整体优化问题分解为以失效核为中心的局部优化问题,通过局部搜索失效核重构的最优解来求解整体优化问题的最优解。但其在局部邻域进行的是单向搜索,易导致搜索到的解并不是局部最优解,... 现有的行波列借拓扑重构算法是基于分级优化思想,把整体优化问题分解为以失效核为中心的局部优化问题,通过局部搜索失效核重构的最优解来求解整体优化问题的最优解。但其在局部邻域进行的是单向搜索,易导致搜索到的解并不是局部最优解,或者前一单元依次占用下一单元最优解而导致连锁列借操作。针对上述情况,构造一种局部邻域双向搜索的优化行波列借算法,可使局部解更优,并避免连锁操作。实验结果表明,该算法在失效核数目较多的情况下,与原有行波列借算法相比,众核处理器虚拟拓扑结构性能明显提高。 展开更多

关键词 众核处理器 微体系结构级冗余 核级冗余 虚拟拓扑 拓扑重构 行波列借

在线阅读 下载PDF 职称材料

多路径Trace处理器

15

作者 杜贵然 《计算机工程与科学》 CSCD 2003年第3期109-109,共1页

关键词 超标量处理单元 多路径Trace处理器 体系结构 结构设计

在线阅读 下载PDF 职称材料

传输触发体系结构指导下的ASIP自动生成 被引量：2

16

作者 赵学秘 王志英 +1 位作者 岳虹 陆洪毅 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2006年第10期1491-1496,共6页

提出传输触发体系结构(TTA)指导下的专用指令集处理器自动生成方法,可有效地解决指令集生成、可重定向编译和微结构设计等问题.TTA只包括一种指令即传输指令,避免了指令集生成的问题;在该方法的软件工具链中,语义翻译和调度相互独立,调... 提出传输触发体系结构(TTA)指导下的专用指令集处理器自动生成方法,可有效地解决指令集生成、可重定向编译和微结构设计等问题.TTA只包括一种指令即传输指令,避免了指令集生成的问题;在该方法的软件工具链中,语义翻译和调度相互独立,调度器无需关心语义,解决了可重定向编译的问题;微结构设计遵循统一模板,其寄存器传输级描述可自动生成.另外,针对应用的性能优化与连接优化过程是自动完成的.在密码算法领域的应用验证了该方法的有效性. 展开更多

关键词 专用指令集处理器 传输触发体系结构 设计自动化 可重定向编译 微体系结构 嵌入式处理器

在线阅读 下载PDF 职称材料

利用基地址相关的低功耗数据cache设计 被引量：1

17

作者 张宇弘 王界兵 +1 位作者 严晓浪 汪乐宇 《浙江大学学报（工学版）》 EI CAS CSCD 北大核心 2005年第10期1524-1528,共5页

为了减少以地址偏移为主要寻址方式的精简指令处理器中数据cache的功耗,提出了充分利用读写指令相对于基地址的关联性,减少对cache的数据存储器和标志存储器的访问次数.通过建立两个数据结构来保存组选择信息:一个与通用寄存器一一对应... 为了减少以地址偏移为主要寻址方式的精简指令处理器中数据cache的功耗,提出了充分利用读写指令相对于基地址的关联性,减少对cache的数据存储器和标志存储器的访问次数.通过建立两个数据结构来保存组选择信息:一个与通用寄存器一一对应的有效位表用来保证基地址仍然维持在原cache行;一个组选择信息表用来记录最近的cache访问的组选择信息,减少比较代价.该方法适用于多个组的组关联cache和可锁定的cache设计,已被应用于200 MHz的精简指令集(RISC)处理器中.该处理器采用TSMC0.18μm工艺,对一些基准程序进行了测试,结果显示该方法可以节省大约30%的数据cache功耗,还具有硬件代价小的优点. 展开更多

关键词 CACHE 低功耗 中央处理器 微体系结构

在线阅读 下载PDF 职称材料

面向OpenCL的Mali GPU仿真器构建研究 被引量：2

18

作者 崔继岳 梅魁志 +1 位作者 刘冬冬 李博良 《西安交通大学学报》 EI CAS CSCD 北大核心 2015年第2期20-24,68,共6页

针对嵌入式GPU通用计算的仿真器构建需求,通过对通用图形处理单元仿真器(general purpose graphics processing unit-simulator,GPGPU-sim)的计算核心、存储结构与Mali GPU的异同进行比较分析,首先建立面向OpenCL的Mali GPU仿真器的流... 针对嵌入式GPU通用计算的仿真器构建需求,通过对通用图形处理单元仿真器(general purpose graphics processing unit-simulator,GPGPU-sim)的计算核心、存储结构与Mali GPU的异同进行比较分析,首先建立面向OpenCL的Mali GPU仿真器的流程与结构,并设计计算单元数、寄存器数、最小并行粒度等GPU微体系结构参数的获取方法,在对GPGPU-sim进行修改和配置后,实现了对特定GPU架构的仿真器构建。使用矩阵相乘、图像处理等OpenCL程序对仿真器的准确性进行测试,以程序在仿真器和硬件平台上的执行周期数差距作为评估依据。实验结果表明:对于测试程序集中优化前的OpenCL程序,其中70%的程序在两个平台上的运行周期数差距不超过30%;对于优化后的OpenCL程序,其中90%的程序的运行周期数差距不超过30%。由此证明,构建的GPU仿真器能够满足OpenCL程序的仿真与性能评估。 展开更多

关键词 图形处理器 OPENCL 微体系结构参数 仿真器

在线阅读 下载PDF 职称材料

NexGen的Nx586－Pentium的又一个挑战者

19

作者 乔桑 亦木 《小型微型计算机系统》 CSCD 北大核心 1994年第9期62-64,共3页

本文简单介绍ＮｅｘＧｅｎ公司最新设计出的Ｎｘ５８６ＣＰＵ。它是一种８０×８６兼容的处理器，文中介绍了它的微体系结构，ＲＩＳＣ８６指令等。

关键词 微体系结构 微处理器 CPU

在线阅读 下载PDF 职称材料

零级指令缓存研究综述

20

作者 张昆 郝子宇 +1 位作者 郑方 谢向辉 《计算机工程与科学》 CSCD 北大核心 2017年第3期405-412,共8页

高效能是处理器设计的重要指标。由于指令部件在处理器芯片中开始占据越来越多的芯片面积,消耗了较多的芯片功耗,研究人员提出了零级指令缓存设计。零级指令缓存容量小、访问耗能低,与流水线紧密耦合、取指命中时可以门控流水线部分逻... 高效能是处理器设计的重要指标。由于指令部件在处理器芯片中开始占据越来越多的芯片面积,消耗了较多的芯片功耗,研究人员提出了零级指令缓存设计。零级指令缓存容量小、访问耗能低,与流水线紧密耦合、取指命中时可以门控流水线部分逻辑。因此,零级指令缓存可以有效提高流水线指令部件的能效比。综述了现有的零级指令缓存的不同结构、各结构的发展与应用情况;展望了零级指令缓存设计的未来研究思路。 展开更多

关键词 高效能 零级缓存 指令缓存 微体系结构设计

在线阅读 下载PDF 职称材料