-
题名基于指令集模拟器的处理器建模与验证
被引量：7
- 1
-
-
作者
严迎建
徐劲松
陈韬
刘军伟
-
机构
解放军信息工程大学电子技术学院
-
出处
《计算机工程》
CAS
CSCD
北大核心
2008年第5期248-250,共3页
-
基金
国家部委基础预研基金资助项目
-
文摘
介绍处理器仿真建模技术以及指令集模拟器在其中的应用,讨论处理器ISA,MA模型建立以及指令精确、时钟精确的指令集模拟器实现方法,提出一种基于多线程技术的调试器集成方法,介绍指令集模拟器在一款密码专用微处理器开发过程中的具体应用方法。
-
关键词
指令集模拟器
处理器建模
指令精确
时钟精确
流水线处理器
-
Keywords
Instruction Set Simulator（ISS）
processor modeling
instruction accurate
cycle accurate
pipeline processor
-
分类号
TP309
[自动化与计算机技术—计算机系统结构]
-
-
题名VLIW处理器ISA建模与辅助软件优化技术
被引量：3
- 2
-
-
作者
严迎建
叶建森
刘军伟
徐劲松
-
机构
解放军信息工程大学电子技术学院
-
出处
《计算机工程与设计》
CSCD
北大核心
2009年第11期2727-2729,2752,共4页
-
基金
国家863高技术研究发展计划基金项目(2008AA01Z103)
-
文摘
在基于VLIW结构的分组密码专用处理器设计过程中,研究了VLIW处理器的指令集体系结构建模技术。设计了一个指令精确的指令集模拟器,通过附加一个流水线相关及停顿统计模块,实现了周期精确的程序运行统计和流水线停顿统计。结合指令集模拟器、汇编器以及调试器,设计了一个面向VLIW处理器的辅助程序优化环境。利用模拟器和调试器来评估程序的指令级并行度以及资源占用情况,辅助程序开发者优化VLIW处理器程序,从而达到软硬件协作开发VLIW处理器指令级并行性的最终目的。
-
关键词
超长指令字(VLIW)
处理器建模
指令集体系结构
指令集模拟器
指令级并行
-
Keywords
very long instruction word
processor modeling
instruction set architecture
instruction set simulator
instruction level parallelism
-
分类号
TP391.72
[自动化与计算机技术—计算机应用技术]
-
-
题名一种DSP周期精度高效建模方法
被引量：1
- 3
-
-
作者
李笑天
殷淑娟
何虎
-
机构
清华大学微电子学研究所
北京信息科技大学理学院
-
出处
《计算机应用研究》
CSCD
北大核心
2015年第1期121-124,共4页
-
基金
"核高基"科技重大专项资助项目(2012ZX01034001-002)
-
文摘
为了便于数字信号处理器(DSP)的架构探索,提出了一种全新的基于Gem5模拟器Atomic模型,为顺序多发射、多级执行的DSP进行周期精度高效建模的通用方法。通过修改Atomic现有的三级流水线,添加一级新的流水线,达到了在Gem5中为DSP进行周期精度仿真的目的;通过硬件表格类的设计,改变Gem5指令集与处理器的耦合,达到了在Gem5中为DSP进行快速高效建模的目的。运行基准测试程序Dhrystone2的结果表明,该建模方法得到的周期信息与RTL硬件代码的仿真结果相同。而对代码的统计表明,该建模方法能提高代码的复用率和可维护性,使建模能快速响应设计,缩短DSP设计迭代周期。
-
关键词
Gem5模拟器
周期精度
高效建模
架构探索
处理器建模
-
Keywords
Gem5 simulator
cycle-accurate
high-efficient modeling
architecture exploration
DSP modeling
-
分类号
TP311.52
[自动化与计算机技术—计算机软件与理论]
-
-
题名基于LISA语言的DSP高效建模方法
被引量：1
- 4
-
-
作者
吴紫盛
李源
杨群
何虎
-
机构
清华大学微电子学研究所
-
出处
《计算机工程与设计》
北大核心
2015年第2期373-378,共6页
-
基金
"核高基"重大专项基金项目(2012ZX01034001-002)
-
文摘
为便于数字信号处理器(DSP)的性能评测、优化和多核架构的探索,提出一种周期精度模拟器建模方法。分析机器描述语言LISA的特点及其在处理器建模上存在的问题,结合MIPS简单五级流水线的结构实现一种通用性强、可扩展、易重构的高效建模方法,基于该建模方法对一款高性能DSP华睿2号(HR-2)进行实例化,通过数字信号处理典型应用程序和基准测试程序验证该方法的正确性和可行性。
-
关键词
数字信号处理器
周期精度
LISA语言
流水线
处理器建模
-
Keywords
DSP
cycle accuracy
LISA language
pipeline
processor modeling
-
分类号
TP302.1
[自动化与计算机技术—计算机系统结构]
-
-
题名VLIW DSP指令级精度模拟器的快速实现方法
被引量：3
- 5
-
-
作者
朱大林
郭德源
何虎
-
机构
清华大学微电子学研究所
-
出处
《计算机工程与设计》
CSCD
北大核心
2013年第1期256-261,共6页
-
基金
核高基重大专项基金项目(2009ZX01034-001-001-001)
-
文摘
为了以最小代价开发出超长指令字(VLIW)数字信号处理器(DSP)的指令级精度的模拟器,缩短开发周期,提出了一种基于开源模拟器(gem5)的开发方法。对gem5模拟器和VLIW DSP的指令执行流程分别进行分析,指出指令在gem5模拟器上以纯32位指令环境顺序执行和指令在VLIW DSP上以16/32位混合指令环境并行执行之间的矛盾是开发的难点。在gem5的顺序执行模型的基础上,通过加入并行的判决、执行机制和16/32位混合指令的取指机制建立了VLIWDSP的模型,并具体实现了一款VLIW DSP的模拟器。通过一组针对每条指令的测试程序和一组DSP典型应用程序验证了该方法的正确性和可行性。
-
关键词
超长指令字(VLIW)
数字信号处理器(DSP)
处理器建模
模拟器
指令级精度
-
Keywords
VLIW
DSP
processor modeling
simulator
instruction-level precision
-
分类号
TP337
[自动化与计算机技术—计算机系统结构]
-
