检索结果-维普期刊中文期刊服务平台

Feig快速DCT算法及其处理器的体系结构设计被引量：3: 1; 作者赵德斌陈耀强胡良校《计算机研究与发展》 EI CSCD 北大核心 1998年第12期1124-1129,共6页; 离散余弦变换 (discrete cosine transform )是 JPEG和 MPEG中的关键技术之一 .当前MPEG的普遍应用是在解码中使用 ,一个解码的例子是 VCD,IDCT是静止 /运动补偿帧解码的关键部分 .为了要得到较好的性能 ,IDCT通常被硬件逻辑实现而嵌入... 展开更多; 关键词 DCT 处理器体系结构图象处理图象压缩; 在线阅读下载PDF 职称材料

流体系结构密码处理器存储系统的研究与设计被引量：2: 2; 作者朱玉飞戴紫彬 +1 位作者徐进辉李功丽《电子学报》 EI CAS CSCD 北大核心 2017年第12期2957-2964,共8页; 以信息安全设备的密码应用需求为基础,融合流体系结构处理器基本架构,设计出流体系结构密码处理器.文章主要研究和设计影响该处理器性能的瓶颈——流存储系统.此系统针对专用密码处理器的存储特点,并采用可配置化设计,满足密码应用对处... 展开更多; 关键词密码处理器流体系结构处理器流存储系统可配置; 在线阅读下载PDF 职称材料

面向处理器微体系结构评估的高通量MicroBenchmark研究: 3; 作者薛瑞苗福涛 +2 位作者叶笑春孙凝晖徐文星《计算机研究与发展》 EI CSCD 北大核心 2018年第7期1569-1583,共15页; 基准测试程序是评估处理器微体系结构设计的重要手段,然而当前的基准测试程序无法有效全面地评估面向高通量应用的处理器微体系结构的设计.基于此,针对高通量应用的特征,提出了用于评估面向高通量应用的处理器微体系结构设计的基准测试... 展开更多; 关键词高通量应用处理器微体系结构设计基准测试程序并行化 Pthread模型; 在线阅读下载PDF 职称材料

面向HPC的高性能微处理器研究进展被引量：2: 4; 作者王耀华郭阳《计算机工程与科学》 CSCD 北大核心 2020年第10期1742-1748,共7页; 高性能计算HPC以其强大的计算能力成为关系国计民生的重要技术。作为高性能计算系统算力源泉的高性能微处理器,更是当前各国竞相争夺的技术高地,是高性能计算领域优势和实力的决定性技术。基于这一背景,以NVIDIA、Intel和AMD等主流处理... 展开更多; 关键词高性能计算处理器体系结构存储子系统编程模型; 在线阅读下载PDF 职称材料

基于TLM2.0的SPARC事务级建模被引量：2: 5; 作者周海洋葛宁 +1 位作者于立新李玉红《计算机工程》 CAS CSCD 北大核心 2011年第14期248-250,253,共4页; 为提高可扩展处理器体系结构(SPARC)的设计抽象层次和仿真速度,设计一种符合第8版SPARC(SPARC V8)的事务级模型。该模型基于TLM2.0标准,采用解释型指令集仿真方法实现程序执行。通过构建验证环境,证明该事务级模型能够正确运行并跟踪SPA... 展开更多; 关键词可扩展处理器体系结构事务级模型指令集仿真仿真速度寄存器传输级; 在线阅读下载PDF 职称材料

题名Feig快速DCT算法及其处理器的体系结构设计被引量：3: 1; 作者赵德斌陈耀强胡良校; 机构香港城市大学计算机科学系哈尔滨工业大学计算机科学系哈尔滨哈尔滨工业大学计算机科学系; 出处《计算机研究与发展》 EI CSCD 北大核心 1998年第12期1124-1129,共6页; 文摘离散余弦变换 (discrete cosine transform )是 JPEG和 MPEG中的关键技术之一 .当前MPEG的普遍应用是在解码中使用 ,一个解码的例子是 VCD,IDCT是静止 /运动补偿帧解码的关键部分 .为了要得到较好的性能 ,IDCT通常被硬件逻辑实现而嵌入产品中 ,但该方法有一个缺陷 ,那就是 IDCT的硬件逻辑实现不能完成 MPEG所需要的其它功能 ,如音频解码 ,视频 /音频的比特流可变长度解码等等 .文中提出的 Feig快速 DCT算法的并行顺序指令流实现 IDCT的处理器体系结构就能满足 MPEG的上述要求 .该处理器与硬件逻辑实现相比使用较少的硬件资源 ,剩余的计算能力还可以用于音频解码及视频; 关键词 DCT 处理器体系结构图象处理图象压缩; Keywords DCT, processor architecture, parallel sequential instruction streamClass number TP391; 分类号 TP391.41 [自动化与计算机技术—计算机应用技术]; 在线阅读下载PDF 职称材料

题名流体系结构密码处理器存储系统的研究与设计被引量：2: 2; 作者朱玉飞戴紫彬徐进辉李功丽; 机构信息工程大学; 出处《电子学报》 EI CAS CSCD 北大核心 2017年第12期2957-2964,共8页; 基金国家自然科学基金(No.61302107) 国家863计划项目(No.2009AA012201); 文摘以信息安全设备的密码应用需求为基础,融合流体系结构处理器基本架构,设计出流体系结构密码处理器.文章主要研究和设计影响该处理器性能的瓶颈——流存储系统.此系统针对专用密码处理器的存储特点,并采用可配置化设计,满足密码应用对处理器存储系统灵活高效的要求.同时,该设计将层次化-分布-分体式存储、多数据通道流水并行化访存、流访存调度策略相结合,优化存储系统的访存效率,以提高该处理器的整体性能.研究结果表明,相比于典型密码处理器的存储设计,该设计的访存效率最高可提升约6倍.; 关键词密码处理器流体系结构处理器流存储系统可配置; Keywords cryptography processor stream architecture processor stream memory system reconfigurable; 分类号 TP309 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名面向处理器微体系结构评估的高通量MicroBenchmark研究: 3; 作者薛瑞苗福涛叶笑春孙凝晖徐文星; 机构计算机体系结构国家重点实验室(中国科学院计算技术研究所) 中国科学院大学中国农业银行北京石油化工学院; 出处《计算机研究与发展》 EI CSCD 北大核心 2018年第7期1569-1583,共15页; 基金国家重点研发计划项目(2016YFB0200501) 国家自然科学基金项目(61332009) +1 种基金数学工程与先进计算国家重点实验室开放基金(2016A04)~~; 文摘基准测试程序是评估处理器微体系结构设计的重要手段,然而当前的基准测试程序无法有效全面地评估面向高通量应用的处理器微体系结构的设计.基于此,针对高通量应用的特征,提出了用于评估面向高通量应用的处理器微体系结构设计的基准测试程序——HTC-MicroBench.首先,提出一种基于应用特征的高通量应用分类方法,并基于此分类方法对高通量应用中的Workload进行分类.其次,针对高通量应用的特征,提出了一种基于线程的作业处理节点并行化模型,基于此模型完成了HTCMicroBench的设计和实现.最后,从作业并发性、作业之间的耦合性和Cache使用效率等指标对HTCMicroBench进行实验评估;并基于HTC-MicroBench对TILE-Gx和Xeon两种处理器的并行加速能力做了评估,高并发、低耦合和由Workload特征所体现出的不同Cache命中率的评估结果说明了HTCMicroBench能够准确刻画高通量应用的特征,并对面向高通量应用的处理器微体系结构的设计进行有效的测评.; 关键词高通量应用处理器微体系结构设计基准测试程序并行化 Pthread模型; Keywords high throughput applications processor microarchitecture design benchmarks parallelization Pthread model; 分类号 TP311 [自动化与计算机技术—计算机软件与理论]; 在线阅读下载PDF 职称材料

题名面向HPC的高性能微处理器研究进展被引量：2: 4; 作者王耀华郭阳; 机构国防科技大学计算机学院; 出处《计算机工程与科学》 CSCD 北大核心 2020年第10期1742-1748,共7页; 基金国家重点研发计划(2018YFB0204301) 湖南省湖湘英才计划(2019RS2027)。; 文摘高性能计算HPC以其强大的计算能力成为关系国计民生的重要技术。作为高性能计算系统算力源泉的高性能微处理器,更是当前各国竞相争夺的技术高地,是高性能计算领域优势和实力的决定性技术。基于这一背景,以NVIDIA、Intel和AMD等主流处理器厂商面向HPC的高性能处理器架构为主要目标,从计算资源的组织方式、存储子系统设计和核间互连技术等3个关键方面展开了研究与分析,在此基础上对当前高性能微处理器的主流技术进行了总结和展望。本文的分析和结论能够为未来面向HPC的微处理器研究提供有益的参考。; 关键词高性能计算处理器体系结构存储子系统编程模型; Keywords HPC processor architecture memory subsystem programming model; 分类号 TP368.5 [自动化与计算机技术—计算机系统结构]; 在线阅读下载PDF 职称材料

题名基于TLM2.0的SPARC事务级建模被引量：2: 5; 作者周海洋葛宁于立新李玉红; 机构清华大学电子工程系北京微电子技术研究所; 出处《计算机工程》 CAS CSCD 北大核心 2011年第14期248-250,253,共4页; 文摘为提高可扩展处理器体系结构(SPARC)的设计抽象层次和仿真速度,设计一种符合第8版SPARC(SPARC V8)的事务级模型。该模型基于TLM2.0标准,采用解释型指令集仿真方法实现程序执行。通过构建验证环境,证明该事务级模型能够正确运行并跟踪SPARC V8程序,仿真速度比寄存器传输级提高2个数量级。; 关键词可扩展处理器体系结构事务级模型指令集仿真仿真速度寄存器传输级; Keywords Scalable Processor Architecture（SPARC） Transaction Level ModeI（TLM） instruction set simulation simulation speed RegisterTransfer Level（RTL）; 分类号 N945 [自然科学总论—系统科学]; 在线阅读下载PDF 职称材料

	题名	作者	出处	发文年	被引量	操作
1	Feig快速DCT算法及其处理器的体系结构设计	赵德斌陈耀强胡良校	《计算机研究与发展》 EI CSCD 北大核心	1998	3	在线阅读下载PDF 职称材料
2	流体系结构密码处理器存储系统的研究与设计	朱玉飞戴紫彬徐进辉李功丽	《电子学报》 EI CAS CSCD 北大核心	2017	2	在线阅读下载PDF 职称材料
3	面向处理器微体系结构评估的高通量MicroBenchmark研究	薛瑞苗福涛叶笑春孙凝晖徐文星	《计算机研究与发展》 EI CSCD 北大核心	2018	0	在线阅读下载PDF 职称材料
4	面向HPC的高性能微处理器研究进展	王耀华郭阳	《计算机工程与科学》 CSCD 北大核心	2020	2	在线阅读下载PDF 职称材料
5	基于TLM2.0的SPARC事务级建模	周海洋葛宁于立新李玉红	《计算机工程》 CAS CSCD 北大核心	2011	2	在线阅读下载PDF 职称材料