期刊文献+
共找到3篇文章
< 1 >
每页显示 20 50 100
一种50 MHz采样速率CMOS采样/保持电路
1
作者 李铁 郭立 白雪飞 《中国科学院研究生院学报》 CAS CSCD 2007年第6期788-793,共6页
介绍了一种高性能CMOS采样/保持电路,在0.35μm工艺、3.3V电源和18mW功耗下,实现了50MHz采样频率,输入直到奈奎斯特频率仍能达到10位精度的要求.电路采用全差分结构、底极板采样、栅压自举开关技术、增益自举的折叠共源共栅跨导核心运... 介绍了一种高性能CMOS采样/保持电路,在0.35μm工艺、3.3V电源和18mW功耗下,实现了50MHz采样频率,输入直到奈奎斯特频率仍能达到10位精度的要求.电路采用全差分结构、底极板采样、栅压自举开关技术、增益自举的折叠共源共栅跨导核心运算放大器和钳制共模电平的电平控制放大器. 展开更多
关键词 A/D转换器 CMOS 采样/保持 栅压自举开关 增益自举运算放大器
在线阅读 下载PDF
一种低功耗的13位100MS/s采样保持电路
2
作者 杨旭刚 李开航 周林兵 《现代电子技术》 2010年第4期23-25,37,共4页
采用TSMC0.18μm1P6M CMOS工艺设计了一种高性能低功耗采样保持电路。该电路采用全差分折叠增益自举运算放大器和栅压自举开关实现。在3.3V电源电压下,该电路静态功耗仅为16.6mW。在100MHz采样频率时,输入信号在奈奎斯特频率下该电路能... 采用TSMC0.18μm1P6M CMOS工艺设计了一种高性能低功耗采样保持电路。该电路采用全差分折叠增益自举运算放大器和栅压自举开关实现。在3.3V电源电压下,该电路静态功耗仅为16.6mW。在100MHz采样频率时,输入信号在奈奎斯特频率下该电路能达到91dB的SFDR,其有效精度可以达到13位。 展开更多
关键词 流水线ADC 采样保持电路 栅压自举开关 增益自举运算放大器
在线阅读 下载PDF
一种用于高速ADC的采样保持电路的设计 被引量:1
3
作者 林佳明 戴庆元 +1 位作者 谢詹奇 倪丹 《半导体技术》 CAS CSCD 北大核心 2008年第2期179-182,共4页
设计了一个用于流水线模数转换器(pipelined ADC)前端的采样保持电路。该电路采用电容翻转型结构,并设计了一个增益达到100 dB,单位增益带宽为1 GHz的全差分增益自举跨导运算放大器(OTA)。利用TSMC 0.25μm CMOS工艺,在2.5 V的电源电压... 设计了一个用于流水线模数转换器(pipelined ADC)前端的采样保持电路。该电路采用电容翻转型结构,并设计了一个增益达到100 dB,单位增益带宽为1 GHz的全差分增益自举跨导运算放大器(OTA)。利用TSMC 0.25μm CMOS工艺,在2.5 V的电源电压下,它可以在4 ns内稳定在最终值的0.05%内。通过仿真优化,该采样保持电路可用于10位,100 MS/s的流水线ADC中。 展开更多
关键词 采样保持电路 增益自举跨导运算放大器 流水线模数转换器
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部