-
题名基于HCORDIC的浮点运算协处理器的设计
被引量：6
- 1
-
-
作者
赵创
张为
-
机构
天津大学微电子学院
-
出处
《电子测量与仪器学报》
CSCD
北大核心
2020年第11期58-65,共8页
-
基金
光电信息控制和安全技术重点实验室项目(JCKY2019210C053)
国家重点研发计划(2016YFE0100400)资助项目
-
文摘
通信硬件、信号和图像处理上需要进行大量数学运算,坐标旋转数字计算机(CORDIC)算法可以在硬件上快速计算三角、双曲线、自然对数和平方根函数,IEEE 754标准是目前最常用的浮点数标准,所以提出了一种处理浮点运算的协处理器。高基数自适应性CORDIC(HCORDIC)算法具有收敛速度快的优点,通过设计用于该算法的浮点乘法器和浮点加法器,进而设计出计算多种三角函数和超越函数的浮点运算协处理器架构。该架构可以实现更快的收敛,同时减少了输出延时并具有低误差精度。设计已在现场可编程逻辑门阵列(FPGA)上实现,结果表明,相比于Xilinx CORDIC IP和其他CORDIC架构,在输出延迟、最大工作频率、关键路径和计算精度等方面有更好的表现,该设计可以应用于多种计算场景,具有较强的工程价值。
-
关键词
IEEE
754
FPGA
CORDIC
HCORDIC
吠陀算法
协处理器
-
Keywords
IEEE 754
FPGA
CORDIC
HCORDIC
vedic algorithm
coprocessor
-
分类号
TP332
[自动化与计算机技术—计算机系统结构]
-
