同时多线程技术 被引量：8

1

作者 刘权胜 杨洪斌 吴悦 《计算机工程与设计》 CSCD 北大核心 2008年第4期963-967,共5页

同时多线程技术结合了超标量处理器与多线程处理器两者的优点,通过增加很少的硬件资源,把一个物理核映射为多个逻辑核,成为一种研制高性能处理器的重要途径。重点介绍了同时多线程处理器出现的原因、优点、基本组成结构、当前的研究成... 同时多线程技术结合了超标量处理器与多线程处理器两者的优点,通过增加很少的硬件资源,把一个物理核映射为多个逻辑核,成为一种研制高性能处理器的重要途径。重点介绍了同时多线程处理器出现的原因、优点、基本组成结构、当前的研究成果及影响,并探讨了当前同时多线程技术的发展趋势。 展开更多

关键词 模型 处理器 多线程 同时多线程 同时多线程处理器

在线阅读 下载PDF 职称材料

龙芯2号处理器的同时多线程设计 被引量：10

2

作者 李祖松 许先超 +1 位作者 胡伟武 唐志敏 《计算机学报》 EI CSCD 北大核心 2009年第11期2265-2273,共9页

提出了适合龙芯2号处理器的同时多线程处理器模型,并介绍了具体的微体系结构设计以及相应的Linux操作系统的实现方案.通过在设计的龙芯2号同时多线程处理器上启动Linux操作系统,并运行应用程序,例如SPEC CPU2000,进行性能评测.结果表明... 提出了适合龙芯2号处理器的同时多线程处理器模型,并介绍了具体的微体系结构设计以及相应的Linux操作系统的实现方案.通过在设计的龙芯2号同时多线程处理器上启动Linux操作系统,并运行应用程序,例如SPEC CPU2000,进行性能评测.结果表明,龙芯2号同时多线程处理器通过挖掘线程级并行性,将龙芯2号处理器的性能提高了31.1%. 展开更多

关键词 龙芯2 同时多线程 微体系结构 LINUX操作系统

在线阅读 下载PDF 职称材料

一种支持同时多线程的VLIW DSP架构 被引量：12

3

作者 沈钲 孙义和 《电子学报》 EI CAS CSCD 北大核心 2010年第2期352-358,共7页

本文提出了一种支持同时多线程的动态分发超长指令字(VLIW)数字信号处理器(DSP)架构.该DSP架构上可以同时运行多个线程,功能单元可以执行来自多个线程的指令,有效地提高DSP的指令吞吐率.为了使多个线程的指令更有效地调度分发到功能单元... 本文提出了一种支持同时多线程的动态分发超长指令字(VLIW)数字信号处理器(DSP)架构.该DSP架构上可以同时运行多个线程,功能单元可以执行来自多个线程的指令,有效地提高DSP的指令吞吐率.为了使多个线程的指令更有效地调度分发到功能单元,该DSP架构还支持指令动态分发,由硬件分发单元而不是编译器来完成多线程指令的动态分配.实验结果表明,相比于单线程而言,本文提出的VLIW DSP架构可以提高功能单元利用率,隐藏存储器访问时延,使处理器的指令吞吐率平均提高约26.89%. 展开更多

关键词 同时多线程 超长指令字 数字信号处理器

在线阅读 下载PDF 职称材料

同时多线程结构的2级调度策略 被引量：2

4

作者 王晶 樊晓桠 +1 位作者 张盛兵 王海 《西北工业大学学报》 EI CAS CSCD 北大核心 2007年第3期433-437,共5页

微处理器的发展已经迈入多线程时代。在同时多线程(SMT)结构中,多个线程共享一个取指单元和指令队列(IQ),如何提高有效取指带宽和IQ利用率是关键问题。论文详细分析了SMT中导致IQ阻塞的因素,以及它们对IPC的影响。基于线程预构思想,将导... 微处理器的发展已经迈入多线程时代。在同时多线程(SMT)结构中,多个线程共享一个取指单元和指令队列(IQ),如何提高有效取指带宽和IQ利用率是关键问题。论文详细分析了SMT中导致IQ阻塞的因素,以及它们对IPC的影响。基于线程预构思想,将导致IQ阻塞的多个因素分开考虑,提出将线程调度分成预构取指调度和队列取指调度的2级调度。采用基于置信度的线程调度策略用于线程预构,采用基于阈值门限的调度策略用于队列取指。仿真结果表明,2级调度策略与ICOUNT策略相比,错误路径指令可减少18.22%(取指级)、5.93%(执行级),IQ阻塞的概率减少27%(整数队列),IPC提高9.4%。 展开更多

关键词 同时多线程 指令队列 置信度估计 取指调度 线程调度

在线阅读 下载PDF 职称材料

龙芯2号同时多线程处理器的软硬件接口设计 被引量：2

5

作者 李祖松 许先超 +1 位作者 胡伟武 唐志敏 《软件学报》 EI CSCD 北大核心 2007年第7期1806-1817,共12页

随着生产工艺的提高,芯片上能集成越来越多的晶体管,多线程技术也逐步成为一种主流的处理器体系结构技术,而多线程处理器的软硬件接口也就成为急需解决的问题.在分析同时多线程的软件需求的基础上,提出龙芯2号同时多线程处理器的软硬件... 随着生产工艺的提高,芯片上能集成越来越多的晶体管,多线程技术也逐步成为一种主流的处理器体系结构技术,而多线程处理器的软硬件接口也就成为急需解决的问题.在分析同时多线程的软件需求的基础上,提出龙芯2号同时多线程处理器的软硬件接口协同设计解决方案,给出相应的操作系统实现方案.同时,在Linux2.4.20的基础上实现了龙芯2号同时多线程处理器相应的操作系统.通过运行SPEC CPU2000等测试程序进行性能评测,充分说明实现软硬件接口的龙芯2号同时多线程处理器极大地提高了多进程负载的性能.分析和设计方案不仅适用于同时多线程处理器,而且对于片内多核处理器的设计也有借鉴作用. 展开更多

关键词 龙芯2号 同时多线程 微体系结构 LINUX操作系统

在线阅读 下载PDF 职称材料

ARP：同时多线程处理器中共享Cache自适应运行时划分机制 被引量：3

6

作者 隋秀峰 吴俊敏 陈国良 《计算机研究与发展》 EI CSCD 北大核心 2008年第7期1269-1277,共9页

同时多线程是一种延迟容忍的体系结构,采用共享的二级Cache,在每个周期内可以执行多个线程的多条指令,这就会增加对存储层次的压力.文中主要研究了SMT处理器中多个并发执行的线程之间共享Cache的划分问题,尤其是Cache共享中的公平性问... 同时多线程是一种延迟容忍的体系结构,采用共享的二级Cache,在每个周期内可以执行多个线程的多条指令,这就会增加对存储层次的压力.文中主要研究了SMT处理器中多个并发执行的线程之间共享Cache的划分问题,尤其是Cache共享中的公平性问题以及它和吞吐量之间的关系.传统的LRU策略会根据线程的需要隐式地划分共享Cache,给具有较高需求的线程分配较多的Cache空间,对Cache的管理具有不公平性,从而会引起线程饿死、优先级反转等问题.实现了一种自适应、运行时划分机制(ARP)来管理共享Cache.ARP采用公平性作为划分的度量,并且使用动态划分算法来优化公平性,该算法具有易于实现,所需剖析较少的特点,硬件上使用经典的监控器来收集每个线程的栈距离信息,其存储开销不到0.25%.实验结果显示,与基于LRU的Cache划分相比,ARP可以将一个2路SMT处理器的公平性提高2.26倍,而将吞吐量平均提高14.75%. 展开更多

关键词 同时多线程 共享高速缓存 动态划分 动态组采样 高速缓存公平性

在线阅读 下载PDF 职称材料

一种有效的同时多线程处理器取指控制机制 被引量：4

7

作者 何立强 刘志勇 《计算机学报》 EI CSCD 北大核心 2006年第4期535-543,共9页

同时多线程处理器通过每时钟周期从多个运行的线程取指令执行,极大地提高了处理器的性能.分支预测器的预测精度和取指策略的效率是影响同时多线程处理器性能的关键.通过将一个基于值的分支预测器和一个基于线程推进速度的取指策略相结合... 同时多线程处理器通过每时钟周期从多个运行的线程取指令执行,极大地提高了处理器的性能.分支预测器的预测精度和取指策略的效率是影响同时多线程处理器性能的关键.通过将一个基于值的分支预测器和一个基于线程推进速度的取指策略相结合,提出一种新的取指控制机制.该结构的硬件开销较小,实现复杂度较低.实验结果表明,该取指控制机制有效地提高了处理器的性能,其相对于传统取指控制机制的性能加速比为28%且该加速比也高于目前基于流缓冲区和基于分支分类器的取指控制机制. 展开更多

关键词 同时多线程处理器 取指策略 分支预测器 分支分类器 取指控制机制

在线阅读 下载PDF 职称材料

使用取指策略控制同时多线程处理器中个体线程的性能 被引量：3

8

作者 孙彩霞 张民选 《计算机学报》 EI CSCD 北大核心 2008年第2期309-317,共9页

当前,对同时多线程(Si multaneous Multithreading,SMT)处理器取指策略的研究大都集中在总体性能的优化上.文中提出一种新颖的SMT处理器取指策略(Controlling Performance of Individual Thread,CPIT),用于控制个体线程的执行.结果表明... 当前,对同时多线程(Si multaneous Multithreading,SMT)处理器取指策略的研究大都集中在总体性能的优化上.文中提出一种新颖的SMT处理器取指策略(Controlling Performance of Individual Thread,CPIT),用于控制个体线程的执行.结果表明,对于模拟的所有负载,CPIT在94%以上的情况下都能保证受控线程获得期望性能.而对于失败的情况,受控线程的平均性能偏差不超过1.25%.此外,CPIT策略对处理器总体性能的影响并不大.与ICOUNT这种以优化性能为目标的取指策略相比,总体性能的平均降低不超过3%,而除受控线程外的其他线程的性能平均只降低了1.75%. 展开更多

关键词 同时多线程 取指策略 性能 资源分配 期望性能

在线阅读 下载PDF 职称材料

基于多个取指优先级的同时多线程处理器取指策略 被引量：3

9

作者 孙彩霞 张民选 《电子学报》 EI CAS CSCD 北大核心 2006年第5期790-795,共6页

同时多线程(SMT,SimultaneousMultithreading)处理器中,同时运行的线程在共享资源的同时也在竞争资源.如果一个发生L2 cache失效的线程长时间占用共享资源,那么会导致其他线程运行速度减慢,甚至会因为缺少资源而停顿下来,从而降低了SMT... 同时多线程(SMT,SimultaneousMultithreading)处理器中,同时运行的线程在共享资源的同时也在竞争资源.如果一个发生L2 cache失效的线程长时间占用共享资源,那么会导致其他线程运行速度减慢,甚至会因为缺少资源而停顿下来,从而降低了SMT处理器的总体性能.本文提出了一种基于多个取指优先级的同时多线程取指策略MFP(Multiple Fetch Priorities),用于减少L2 cache失效给处理器性能带来的负面影响.模拟结果表明,无论使用IPC作为度量标准还是使用Hmean作为度量标准,对于所有类型的工作负载,尤其是存储器访问密集的工作负载,MFP都要优于现有的其他取指策略.此外,对于不同的取指策略,MFP表现出不同程度的提升.相对于PDG的提升最明显,平均IPC以及平均Hmean分别提高了19.2%和27.7%. 展开更多

关键词 同时多线程 cache失效 取指策略 取指优先级 资源分配

在线阅读 下载PDF 职称材料

同时多线程处理器上的Cache性能分析与优化 被引量：2

10

作者 隋秀峰 吴俊敏 陈国良 《小型微型计算机系统》 CSCD 北大核心 2009年第1期159-163,共5页

同时多线程(SMT)是一种延迟容忍的体系结构,它在每个周期内可以执行多个线程的多条指令.在SMT处理器上,对于片上共享存储这个复杂的结构资源,至今还没有很好的共享和冲突解决方案.本文着重研究了在多个并发执行的线程间划分共享Cache所... 同时多线程(SMT)是一种延迟容忍的体系结构,它在每个周期内可以执行多个线程的多条指令.在SMT处理器上,对于片上共享存储这个复杂的结构资源,至今还没有很好的共享和冲突解决方案.本文着重研究了在多个并发执行的线程间划分共享Cache所存在的问题,指出基于LRU策略的传统Cache会根据需要隐式地划分共享Cache,这在某些情况下会导致全局性能的下降.针对这一问题并且考虑到SMT处理器上对Cache访问带宽的需求,本文提出采用一种多模块多体的Cache结构设计方案.并且在一个修改过的SMT模拟器上对该设计方案进行了性能评价.实验结果显示,相比于基于LRU策略的传统Cache,这一结构可以将一个4路SMT处理器的IPC提高9%. 展开更多

关键词 同时多线程 高速缓存 仿真

在线阅读 下载PDF 职称材料

一种具有QoS特性的同时多线程处理器取指策略 被引量：4

11

作者 何立强 刘志勇 《计算机研究与发展》 EI CSCD 北大核心 2006年第11期1980-1984,共5页

同时多线程处理器通过每时钟周期从多个运行的线程取指令执行,从而极大地提高了处理器的性能.建议了一种具有QoS特性的同时多线程处理器取指策略,并讨论了其在QoS管理方面的问题.该策略的核心思想是利用线程的优先级和流速来同时控制线... 同时多线程处理器通过每时钟周期从多个运行的线程取指令执行,从而极大地提高了处理器的性能.建议了一种具有QoS特性的同时多线程处理器取指策略,并讨论了其在QoS管理方面的问题.该策略的核心思想是利用线程的优先级和流速来同时控制线程的取指过程,从而满足线程在执行速度上的QoS需求.与传统的基于纯优先级的取指策略相比,该策略不但具有QoS特性,同时还可以更加有效地分配取指带宽,从而能获得更高的处理器性能.该策略的物理实现非常简单.模拟实验的结果表明,该策略在提供QoS支持的基础上,可以在传统的基于优先级的取指策略ICOUNT的基础上提高15%的系统性能. 展开更多

关键词 同时多线程处理器 取指策略 服务质量

在线阅读 下载PDF 职称材料

DWarn+:一种改进的同时多线程处理器取指策略 被引量：3

12

作者 孙彩霞 张民选 《小型微型计算机系统》 CSCD 北大核心 2007年第9期1720-1723,共4页

同时多线程(SMT,Simultaneous Multithreading)处理器通过每个周期同时运行来自多个线程的指令来提高性能.同时执行的线程在共享资源的同时也在竞争资源.如果一个发生L2 cache失效的线程长时间占用共享资源,那么会导致其他线程运行速度... 同时多线程(SMT,Simultaneous Multithreading)处理器通过每个周期同时运行来自多个线程的指令来提高性能.同时执行的线程在共享资源的同时也在竞争资源.如果一个发生L2 cache失效的线程长时间占用共享资源,那么会导致其他线程运行速度减慢,甚至会因为缺少资源而停顿下来,从而降低了SMT处理器的总体性能.为了减小L2 cache失效给SMT处理器性能带来的负面影响,许多取指策略被提了出来,DWarn就是其中比较有效的一种.本文在DWarn的基础上进行改进,提出了DWarn+取指策略.模拟结果表明,当同时运行的线程数目不超过4时,无论使用IPC作为度量标准还是使用Hmean作为度量标准,DWarn+都要明显优于DWarn;当同时运行的线程数目大于4时,DWarn+相对于DWarn的提高主要体现在存储器访问密集的工作负载上,而对于所有类型工作负载,DWarn+相对于DWarn的平均提高非常有限. 展开更多

关键词 同时多线程 二级cache失效 DWarn取指策略 资源分配

在线阅读 下载PDF 职称材料

同时多线程结构的线程预构 被引量：2

13

作者 张盛兵 王晶 《西北工业大学学报》 EI CAS CSCD 北大核心 2007年第2期159-163,共5页

同时多线程结构中,多个线程共享一个取指单元。要选择最合适的取指线程,需要在调度策略里综合考虑流水线反馈条件或者预测流水线行为,这是非常困难的。提出了线程预构的概念,把线程取指调度分解为线程预构调度和就绪线程取指调度,分别... 同时多线程结构中,多个线程共享一个取指单元。要选择最合适的取指线程,需要在调度策略里综合考虑流水线反馈条件或者预测流水线行为,这是非常困难的。提出了线程预构的概念,把线程取指调度分解为线程预构调度和就绪线程取指调度,分别解决错误路径取指问题和指令队列阻塞问题。提出了线程缓冲的链表结构,实现了线程预构的概念,与国际公认的基准SMT结构相比,IPC平均提高9.39%。 展开更多

关键词 同时多线程处理器 取指策略 线程预构 线程缓冲区 线程调度

在线阅读 下载PDF 职称材料

一种提高同时多线程VLIW处理器中取指单元吞吐率的方法 被引量：2

14

作者 万江华 陈书明 《计算机工程与科学》 CSCD 2007年第6期97-101,共5页

在同时多线程处理器中,提高取指单元的吞吐率意味着各线程之间的Cache竞争更加激烈,而这种竞争又制约着取指单元吞吐率的提高。本文针对当前超长指令字体系结构的新特点,提出了一种同时提高取指单元和处理器吞吐率的方法。该方法通过尽... 在同时多线程处理器中,提高取指单元的吞吐率意味着各线程之间的Cache竞争更加激烈,而这种竞争又制约着取指单元吞吐率的提高。本文针对当前超长指令字体系结构的新特点,提出了一种同时提高取指单元和处理器吞吐率的方法。该方法通过尽可能早地作废取指流水线中的无效地址,减少了由无效取指导致的程序Cache冲突,也提高了整个处理器的性能。实验结果表明,该方法使处理器和取指单元的吞吐率均相对提高了12%～23%,而一级程序Cache的失效率则略微增加甚至降低。另外,它还能够减少10%～25%的一级程序Cache读访问,从而降低了处理器的功耗。 展开更多

关键词 同时多线程 超长指令字 cache冲突 取指 无效地址

在线阅读 下载PDF 职称材料

一种同时多线程指令队列竞争缓解策略 被引量：1

15

作者 江建慧 刘宇 +1 位作者 朱一南 钱剑琤 《同济大学学报（自然科学版）》 EI CAS CSCD 北大核心 2013年第12期1889-1897,共9页

同时多线程结构利用线程级并行和指令级并行的优势,提高了指令吞吐率,但线程对关键资源(如指令队列)的竞争会削弱这种优势,造成资源浪费,又会降低处理器性能.提出了指令队列利用参数,通过分析指令队列利用率与处理器性能的关系,用实验... 同时多线程结构利用线程级并行和指令级并行的优势,提高了指令吞吐率,但线程对关键资源(如指令队列)的竞争会削弱这种优势,造成资源浪费,又会降低处理器性能.提出了指令队列利用参数,通过分析指令队列利用率与处理器性能的关系,用实验评估了在四线程情况下,典型静态指令队列竞争缓解策略(如Dwarn,2OP_Block,Static)及其组合对处理器性能的影响.给出了load依赖链模型,分析了基于load依赖链的基准程序线程特性,提出了一种结合线程特性的指令队列竞争缓解策略.实验结果表明,该策略能够加速执行指令吞吐率较高的线程,通过提升此类线程的性能使整体指令吞吐率进一步增加. 展开更多

关键词 同时多线程 指令队列 load依赖链 竞争缓解策 略 线程特性

在线阅读 下载PDF 职称材料

基于负载瞬时IPC性能的同时多线程处理器取指策略 被引量：1

16

作者 何立强 刘志勇 《计算机学报》 EI CSCD 北大核心 2007年第4期629-637,共9页

同时多线程处理器在每时钟周期从多个线程读取指令执行,极大地提高了指令吞吐率.文中简单介绍了SMT技术,讨论了常用的取指策略,比较了各策略在提高性能方面的优劣.给出特定负载下理论上的最优取指策略,在此基础上提出一种基于负载瞬时IP... 同时多线程处理器在每时钟周期从多个线程读取指令执行,极大地提高了指令吞吐率.文中简单介绍了SMT技术,讨论了常用的取指策略,比较了各策略在提高性能方面的优劣.给出特定负载下理论上的最优取指策略,在此基础上提出一种基于负载瞬时IPC性能的动态取指策略IPCBFP.实验表明,该策略可以有效地提高负载的性能,平均加速比对于两线程负载可以达到17%,对于四线程负载可以达到8%.该策略还具有平均占用指令队列项少,指令队列冲突率低的特点,而且,对降低SMT的Cache失效率和TLB失效率方面也有一定的作用. 展开更多

关键词 同时多线程处理器 取指策略 指令队列 IPC 指令吞吐率

在线阅读 下载PDF 职称材料

公平运行同时多线程处理器中的线程 被引量：1

17

作者 孙彩霞 张民选 《电子学报》 EI CAS CSCD 北大核心 2008年第2期224-229,共6页

同时多线程(SMT,Simultaneous Multithreading)处理器中,取指策略隐式的决定了共享资源在线程之间的分配,进而决定了吞吐量和公平性.然而,前面对取指策略的研究大都集中在吞吐量优化上,对公平性的研究极少.本文把公平性作为优化目标,提... 同时多线程(SMT,Simultaneous Multithreading)处理器中,取指策略隐式的决定了共享资源在线程之间的分配,进而决定了吞吐量和公平性.然而,前面对取指策略的研究大都集中在吞吐量优化上,对公平性的研究极少.本文把公平性作为优化目标,提出了一种新颖的取指策略FAIR.实验结果表明:对于所有类型的负载,FAIR都能获得很好的公平性,RPRrange都不超过5%.而且,FAIR并没有以牺牲吞吐量来获取公平性.与ICOUNT这种典型的以优化吞吐量为目标的取指策略相比,FAIR的吞吐量平均只降低了3.8%. 展开更多

关键词 同时多线程 取指策略 吞吐量 公平性

在线阅读 下载PDF 职称材料

同时多线程微处理器分布式保留站结构的数据流技术

18

作者 杨洪斌 吴悦 刘权胜 《应用科学学报》 CAS CSCD 北大核心 2008年第2期188-193,共6页

为提高同时多线程微处理器数据流指令高效并行执行性能,提出一种7个部分组成的分布式保留站结构.分布式保留站结构的同时多线程微处理器中采用了线程独占重排序缓冲的提交机制及能够快速访问且硬件复杂度低的寄存器堆.两线程指令执行的... 为提高同时多线程微处理器数据流指令高效并行执行性能,提出一种7个部分组成的分布式保留站结构.分布式保留站结构的同时多线程微处理器中采用了线程独占重排序缓冲的提交机制及能够快速访问且硬件复杂度低的寄存器堆.两线程指令执行的结果表明数据流指令的并行度得到明显提高.对保留站、重排序缓冲提交机制及寄存器堆协同工作的功能进行验证与仿真,用综合工具完成逻辑综合. 展开更多

关键词 同时多线程微处理器 保留站 重排序缓冲 寄存器 执行部件

在线阅读 下载PDF 职称材料

基于EPIC的同时多线程处理器取指策略

19

作者 贾小敏 孙彩霞 张民选 《计算机工程》 CAS CSCD 北大核心 2007年第4期256-258,262,共4页

EPIC硬件简单,同时多线程易于开发线程级并行,在EPIC上实现同时多线程可以结合二者的优点。取指策略对同时多线程处理器的性能有重要影响。该文介绍了几种有代表性的超标量同时多线程处理器取指策略,分析了这些策略在EPIC同时多线程处... EPIC硬件简单,同时多线程易于开发线程级并行,在EPIC上实现同时多线程可以结合二者的优点。取指策略对同时多线程处理器的性能有重要影响。该文介绍了几种有代表性的超标量同时多线程处理器取指策略,分析了这些策略在EPIC同时多线程处理器上的适用性,提出了一种新的适用于EPIC的取指策略SICOUNT。分析表明SICOUNT策略可以充分利用EPIC软硬件协同的优势,在选择取指线程时使用编译器所提供的停顿信息,能更精确地估计各个线程的流动速度,使取出指令的质量更高。 展开更多

关键词 显式并行指令计算 同时多线程 取指策略 ITANIUM SICOUNT

在线阅读 下载PDF 职称材料

32位同时多线程微处理器的ALU设计

20

作者 刘权胜 杨洪斌 吴悦 《计算机工程与设计》 CSCD 北大核心 2008年第11期2831-2833,共3页

针对传统ALU存在较大硬件资源浪费的缺点,提出了一种指令执行并行度宽、资源利用率高的同时多线程ALU。同时多线程ALU由7个并行的部件组成。每个部件高效的执行两个线程的指令。这种由7个部分组成的分布式ALU提高了指令并行执行的宽度,... 针对传统ALU存在较大硬件资源浪费的缺点,提出了一种指令执行并行度宽、资源利用率高的同时多线程ALU。同时多线程ALU由7个并行的部件组成。每个部件高效的执行两个线程的指令。这种由7个部分组成的分布式ALU提高了指令并行执行的宽度,大大降低了水平浪费和垂直浪费。对微处理器ALU进行功能验证与仿真,并用综合工具完成逻辑综合。 展开更多

关键词 同时多线程 微处理器 算术逻辑单元 仿真 验证 综合

在线阅读 下载PDF 职称材料